特許
J-GLOBAL ID:200903063061170933
GaN系電界効果トランジスタ及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
長門 侃二
公報種別:公開公報
出願番号(国際出願番号):特願2001-334718
公開番号(公開出願番号):特開2003-142501
出願日: 2001年10月31日
公開日(公表日): 2003年05月16日
要約:
【要約】【課題】 良好なパワー特性を実現すると共に、その製造プロセスを簡略化してコスト低減を達成することができるGaN系FET及びその製造方法を提供することを目的とする。【解決手段】 厚さ50nm程度のサファイア基板10上にn型GaN電子走行層14及びAl0.2Ga0.8N電子供給層16が形成され、これらを挟んでn+ 型GaNコンタクト領域24a、24bが形成されている。全面的に形成された厚さ3000nm程度のポリイミド層間絶縁膜28に開口されたコンタクトホールを介して、TaSi/Au層からなるソース電極32a及びドレイン電極32bがn+ 型GaNコンタクト領域24a、24bにオーミック接続し、同じTaSi/Au層からなるゲート電極32cがSiO2ゲート絶縁膜26に接触している。これらの電極の厚さはポリイミド層間絶縁膜28よりも厚い5000nm程度である。
請求項(抜粋):
GaN系半導体層からなるチャネル層と、前記チャネル層の両端に接触して設けられた2つのコンタクト領域と、前記チャネル層上に設けられたゲート電極と、前記2つのコンタクト領域上にそれぞれ設けられたソース電極及びドレイン電極とを有するGaN系電界効果トランジスタであって、前記ゲート電極、前記ソース電極、及び前記ドレイン電極が、耐圧・耐熱性樹脂から構成される絶縁膜によって互いに絶縁分離されていることを特徴とするGaN系電界効果トランジスタ。
IPC (5件):
H01L 21/338
, H01L 21/28 301
, H01L 21/28
, H01L 29/778
, H01L 29/812
FI (3件):
H01L 21/28 301 H
, H01L 21/28 301 S
, H01L 29/80 H
Fターム (47件):
4M104AA04
, 4M104AA07
, 4M104BB09
, 4M104BB27
, 4M104BB28
, 4M104CC01
, 4M104CC03
, 4M104CC05
, 4M104DD20
, 4M104DD34
, 4M104DD63
, 4M104DD75
, 4M104EE03
, 4M104EE09
, 4M104EE14
, 4M104EE16
, 4M104EE17
, 4M104EE18
, 4M104FF13
, 4M104GG09
, 4M104GG12
, 4M104GG18
, 4M104HH20
, 5F102FA02
, 5F102GA02
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM07
, 5F102GM08
, 5F102GN04
, 5F102GQ01
, 5F102GR04
, 5F102GS01
, 5F102GT01
, 5F102GT05
, 5F102GV05
, 5F102HA06
, 5F102HC01
, 5F102HC02
, 5F102HC15
, 5F102HC19
引用特許: