特許
J-GLOBAL ID：200903063089926120
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (6件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 竹内 祐二
, 今江 克実
, 原田 智雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-411308
公開番号（公開出願番号）：特開2005-174432
出願日： 2003年12月10日
公開日（公表日）： 2005年06月30日
要約：
【課題】電源回路の回路規模、および電源回路が半導体基板上で占める面積を低減する。【解決手段】 記憶回路の各部に電源電圧を供給する電源回路201は、ワードドライバ用電源211(第1の電源回路)、センスアンプ用電源221(第2の電源回路)、ビット線プリチャージ用電源231、セルプレート用電源241、基板バイアス用電源251、およびワード線バイアス用電源261を備えている。ワードドライバ用電源211は、外部電源電圧を直接昇圧した電圧をワードドライバに供給する一方、他のセンスアンプ用電源221等は、外部電源電圧を降圧した電圧をセンスアンプ等に供給する。【選択図】図2
請求項（抜粋）：
電荷を蓄積することにより情報を記憶する複数の記憶セルと、
一方の被制御端子が上記記憶セルに接続され、他方の被制御端子がビット線に接続されたアクセストランジスタと、
上記アクセストランジスタの制御端子に接続されたワード線と、
上記ビット線の電圧を増幅するセンスアンプと
上記ワード線を駆動するための第1の電源電圧を発生する第1の電源回路と、
上記センスアンプを駆動するための第2の電源電圧を発生する第2の電源回路と、
を備えた半導体記憶装置であって、
上記第1の電源回路は、外部電源から供給された電源電圧を昇圧する一方、上記第2の電源回路は、上記外部電源から供給された電源電圧を降圧するように構成されていることを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C11/34 354F
, G11C11/34 354G
5M024AA70
, 5M024AA92
, 5M024BB29
, 5M024FF02
, 5M024FF03
, 5M024FF05
, 5M024FF07
, 5M024FF12
, 5M024FF13
, 5M024FF23
, 5M024FF30
, 5M024PP01
, 5M024PP02
, 5M024PP03
出願人引用 (1件)
-
半導体装置
公報種別：公開公報
出願番号：特願平4-289969
出願人：三菱電機株式会社
審査官引用 (10件)
全件表示
前のページに戻る
