特許
J-GLOBAL ID:200903063247683647
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
稲垣 清
公報種別:公開公報
出願番号(国際出願番号):特願平11-364412
公開番号(公開出願番号):特開2001-185721
出願日: 1999年12月22日
公開日(公表日): 2001年07月06日
要約:
【要約】【課題】 逆狭チャネル効果を防止することにより、チャネル幅の広狭に依存してしきい値電圧が変動することがなく、また良好な直線性のゲート電圧-ドレイン電流特性を示し、かつ工程数を増やすことなく作製できる構成を有する溝分離型MISFETを備えた半導体装置を提供する。【解決手段】 本半導体装置10は、浅溝素子分離領域16により素子分離された素子形成領域に設けられたMISFET12を備える半導体装置である。そして、MISFET12が、素子形成領域内に浅溝素子分離領域から離隔して帯状に形成された浅溝素子分離帯28によって相互に分離されて延在する複数本のチャネル29aと、複数本の各チャネルの一方の端部に共通に設けられたソース領域及びソース電極30と、複数本の各チャネルの他方の端部に共通に設けられたドレイン領域及びドレイン電極32と、浅溝素子分離帯を横断して各チャネル上に形成された共通のゲート電極34とを有する。
請求項(抜粋):
浅溝素子分離領域により素子分離された素子形成領域に形成されたMISFETを備える半導体装置において、MISFETが、浅溝素子分離領域によって区画された素子形成領域内に、浅溝素子分離領域から離隔して帯状に形成された浅溝素子分離帯によって相互に分離され、帯状に延在する複数本のチャネルと、複数本の各チャネルの一方の端部に共通に設けられたソース領域及びソース電極と、複数本の各チャネルの他方の端部に共通に設けられたドレイン領域及びドレイン電極と、浅溝素子分離帯を横断して各チャネル上に形成された共通のゲート電極とを有することを特徴とする半導体装置。
IPC (3件):
H01L 29/78
, H01L 21/76
, H01L 27/08 331
FI (4件):
H01L 27/08 331 A
, H01L 29/78 301 X
, H01L 21/76 N
, H01L 29/78 301 R
Fターム (32件):
5F032AA36
, 5F032AA44
, 5F032CA17
, 5F032DA02
, 5F032DA33
, 5F032DA34
, 5F032DA53
, 5F040DA04
, 5F040DB01
, 5F040DC01
, 5F040EC01
, 5F040EC07
, 5F040EC12
, 5F040EC13
, 5F040ED03
, 5F040EE01
, 5F040EF06
, 5F040EF07
, 5F040EK05
, 5F040FC00
, 5F040FC10
, 5F048AB10
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BC02
, 5F048BD02
, 5F048BG14
引用特許:
前のページに戻る