特許
J-GLOBAL ID：200903063490959073

制御装置、情報処理装置、制御方法、省電力制御プログラムおよび記録媒体

発明者：
森谷 正三

森谷 正三 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 原 謙三 ,  木島 隆一 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-181464
公開番号（公開出願番号）：特開2006-004284
出願日： 2004年06月18日
公開日（公表日）： 2006年01月05日
要約：
【課題】 汎用のCPUを用いて従来よりも省電力効果を向上させた状態でプログラム動作を行うことができる制御装置を実現する。【解決手段】 システムコントローラ12は、CPU11と、CPU11が処理を行うために用いるプログラムおよびデータを記憶するメインメモリ13と、該メインメモリ13よりも小容量のサブメモリ14とに接続されている。そして、メインメモリ13が省電力状態に移行する前、メインメモリ13に格納されているプログラムおよびデータのうち予め定められた一部をサブメモリ14に複写する。その後、メインメモリ13が省電力状態である間、複写されたプログラムおよびデータに対するアクセス要求を受けた場合、CPU11をサブメモリ14にアクセスさせる。【選択図】 図1
請求項（抜粋）：
演算処理装置と、プログラムおよびデータを記憶する第1記憶部とに接続され、 前記演算処理装置が処理を行う場合に、演算処理装置を第1記憶部にアクセスさせる制御装置であって、 前記第1記憶部よりも小容量の第2記憶部に接続されており、 前記第1記憶部を、少なくとも記憶内容の読み出しが可能な通常状態、または、該通常状態よりも消費電力の小さい省電力状態に切り替える第1電力切り替え手段と、 前記第1電力切り替え手段が第1記憶部を通常状態から省電力状態に切り替える前に、前記第1記憶部に記憶されているプログラムおよびデータのうち予め定められた一部を前記第2記憶部に複写する複写手段と、 前記第1記憶部が省電力状態であるときに前記演算処理装置が処理を行う場合、該処理に用いるプログラムおよびデータが前記複写手段により複写されたものであれば、前記演算処理装置を第2記憶部にアクセスさせるアクセス制御手段とを備えることを特徴とする制御装置。
IPC (7件)：
G06F 1/32 ,  B41J 5/30 ,  B41J 29/38 ,  G06F 12/00 ,  G06F 12/08 ,  G06F 12/10 ,  G06F 12/12
FI (8件)：
G06F1/00 332Z ,  B41J5/30 Z ,  B41J29/38 D ,  B41J29/38 Z ,  G06F12/00 550E ,  G06F12/08 579 ,  G06F12/10 599 ,  G06F12/12 503
Fターム (15件)：
2C061AP01 ,  2C061HH11 ,  2C061HT13 ,  2C187AE07 ,  2C187BF45 ,  2C187CC20 ,  2C187FA01 ,  2C187FA02 ,  2C187FD01 ,  5B005MM01 ,  5B005QQ05 ,  5B011EB01 ,  5B011EB08 ,  5B011LL06 ,  5B060MM03
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM