特許
J-GLOBAL ID：200903063753261041
半導体装置の製造方法および半導体装置のパッケージ
発明者：
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-074571
公開番号（公開出願番号）：特開平9-266268
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 プリント基板型ボール・グリッド・アレイのプリント基板に形成される配線の間隔を狭くする。【解決手段】 配線層20a,22aは、メッキが施されていない分だけ従来より薄く形成されている。また、配線層19a,23aは、メッキが一層だけであるため、従来より薄く形成されている。薄く形成されている配線層19a,20a,22a,23aは、配線間隔を狭く形成しやすくなっている。
請求項（抜粋）：
絶縁基板、該絶縁基板の第1の主面に形成された第1の金属箔、および第2の主面に形成された第2の金属箔を有し、前記第1の金属箔を貫通して前記第2の金属箔に達するとともに該第2の金属箔で蓋をされた第1の孔が形成されている第1のプリント基板を準備する工程と、前記第1の孔に蓋をしている領域を残して前記第2の金属箔をパターニングする工程と、前記第1の孔に蓋をしている領域に面し、かつ密封されている空洞を形成するように所定の部材を前記絶縁基板の前記第2の主面に接着する工程と、前記第1の孔にメッキを施して前記第1および第2の金属箔を接続する第1の導電経路を形成する工程と、前記第1の導電経路を形成する工程の後に、前記第1のプリント基板と前記所定の部材を含む集合体に対し前記空洞に達する開口部を形成する工程とを備える、半導体装置の製造方法。
IPC (2件)：
FI (3件)：
H01L 23/12 P
, H05K 3/46 Q
, H05K 3/46 X
