特許
J-GLOBAL ID:200903064101957393
マルチチップ半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
伊藤 洋二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-007847
公開番号(公開出願番号):特開2002-217514
出願日: 2001年01月16日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 部品を実装した基板を積層してなるマルチチップ半導体装置において、基板間の接続の劣化を抑制したマルチチップ半導体装置を提供する。【解決手段】 第1及び第2の基板1、2に電子部品3〜5が実装され、第1及び第2の基板1、2がリード22を有するスペーサ20を間に配置して積層されている。そして、第1の基板1の表面と第2の基板2の裏面に形成された接続用ランド1b、2bが、リード22を介して電気的に接続されている。このリード22は第1及び第2の基板1、2の間に生じる熱歪みによってたわむことができるように弾性を有するものである。
請求項(抜粋):
電子部品(3〜5)が実装された第1及び第2の基板(1、2)を有し、前記第1及び第2の基板がスペーサ(20)を間に配置して積層されてなるマルチチップ半導体装置において、前記スペーサは、前記第1及び第2の基板を電気的に接続するリード(22)を有し、該リードは、前記第1及び第2の基板間に生じる熱歪みによってたわむことができるように弾性を有するものであることを特徴とするマルチチップ半導体装置。
IPC (7件):
H05K 1/14
, H01L 23/32
, H01L 25/10
, H01L 25/11
, H01L 25/18
, H05K 1/18
, H05K 3/36
FI (5件):
H05K 1/14 H
, H01L 23/32 D
, H05K 1/18 J
, H05K 3/36 Z
, H01L 25/14 Z
Fターム (27件):
5E336AA04
, 5E336AA14
, 5E336BB02
, 5E336CC31
, 5E336CC36
, 5E336CC51
, 5E336CC52
, 5E336CC53
, 5E336CC58
, 5E336EE01
, 5E336EE05
, 5E336EE08
, 5E336EE17
, 5E336EE20
, 5E336GG01
, 5E344AA01
, 5E344AA16
, 5E344AA19
, 5E344AA22
, 5E344BB02
, 5E344BB06
, 5E344CC23
, 5E344CD14
, 5E344CD27
, 5E344DD02
, 5E344DD06
, 5E344EE01
引用特許: