特許
J-GLOBAL ID：200903064334729773

炭化ケイ素金属半導体電界効果トランジスタ及び炭化ケイ素の金属半導体電界効果トランジスタを製造する方法

発明者：
アレン,スコット・ティー

アレン,スコット・ティー について

, 
パーマー,ジョン・ダブリュー

パーマー,ジョン・ダブリュー について

, 
アルコーン,テレンス・エス

アルコーン,テレンス・エス について


出願人/特許権者：
クリー インコーポレイテッド

クリー インコーポレイテッド について


代理人 (1件)： 奥山 尚一 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-582844
公開番号（公開出願番号）：特表2003-533051
出願日： 2001年02月15日
公開日（公表日）： 2003年11月05日
要約：
【要約】深いレベルのドーパントをほとんど含んでいない半絶縁性のSiC基板を利用するSiCのMESFETを開示する。半絶縁性の基板を利用することにより、MESFET内の背面ゲート効果を減少させることができる。SiCのMESFETは、2つの凹部を有するゲート構造体も備えている。選択的にドープされたp型バッファ層を有するMESFETも提供される。そのようなバッファ層を利用することにより、従来のp型バッファ層を有するSiCのMESFETよりも、出力コンダクタンスを1/3に減少することができ、また電力のゲインを3db増加することができる。グラウンド接点をp型バッファ層に設けることもでき、p型バッファ層を、基板上に形成されたドーパント濃度がより高い層を有する2つのp型層から作ることができる。本発明の実施形態によるSiCのMESFETは、クロムをショットキーゲート接点として利用することもできる。さらに、酸化物-窒化物-酸化物(ONO)の保護層を利用して、SiCのMESFET内の表面効果を減少させる。また、ソース及びドレインのオーム接点をn型チャネル層上に直接形成して、これにより、n+領域を製造する必要がなく、またそのような製造に関係するステップを製造工程から除くことができる。そのようなSiCのMESFET、SiCのMESFET用のゲート構造体、及び保護層を製造する方法も開示される。
請求項（抜粋）：
深いレベルのドーパントをほとんど含んでいない半絶縁性の炭化ケイ素基板と、 前記基板上のn型導電性炭化ケイ素のn型エピタキシャル層と、 前記n型エピタキシャル層上の、それぞれソース及びドレインを規定するオーム接点と、 前記オーム接点間すなわち前記ソースと前記ドレインとの間の前記n型エピタキシャル層上のショットキー金属接点であって、前記ショットキー金属接点にバイアスが印加されると前記ソースと前記ドレインとの間の前記n型エピタキシャル層内にアクティブチャネルを形成するショットキー金属接点と、を備えることを特徴とする金属半導体電界効果トランジスタ。
IPC (4件)：
H01L 21/338 ,  H01L 21/28 301 ,  H01L 29/417 ,  H01L 29/812
FI (3件)：
H01L 21/28 301 B ,  H01L 29/80 B ,  H01L 29/50 J
Fターム (26件)：
4M104AA03 ,  4M104BB05 ,  4M104BB15 ,  4M104CC01 ,  4M104CC03 ,  4M104FF07 ,  4M104GG12 ,  5F102FA00 ,  5F102FA08 ,  5F102GC08 ,  5F102GD01 ,  5F102GJ02 ,  5F102GK02 ,  5F102GK08 ,  5F102GL02 ,  5F102GR04 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102GV06 ,  5F102GV07 ,  5F102HC01 ,  5F102HC10 ,  5F102HC11 ,  5F102HC16 ,  5F102HC21
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM