半導体装置およびその製造方法

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-120229
公開番号（公開出願番号）：特開平8-078683
出願日： 1995年05月18日
公開日（公表日）： 1996年03月22日
要約：

【要約】【目的】短チャネル効果を抑制するとともに可及的に高い電流駆動力を得ることを可能にする。【構成】半導体基板11と、この基板の表面に形成されたゲート絶縁膜13aと、このゲート絶縁膜の上に形成されたゲート電極13と、このゲート電極及び前記ゲート絶縁膜の側壁に形成された側壁絶縁膜14と、この側壁絶縁膜に隣接して形成された側壁導電体膜15と、前記ゲート電極の両側の前記側壁導電体膜、この側壁導電体膜下の基板の表面領域16a、及び半導体基板のうち前記側壁導電体膜に隣接する表面領域に形成されたソース・ドレイン領域16と、を備え、前記側壁電導体膜の表面を始点とする前記基板の深さ方向への不純物濃度が所定深さにおいて一の最大値を示し、かつ前記所定深さより深くでは減少するよう形成されていることを特徴とする。

請求項（抜粋）：

半導体基板と、この基板の表面に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極と、このゲート電極及び前記ゲート絶縁膜の側壁に形成された側壁絶縁膜と、この側壁絶縁膜に隣接して形成された側壁導電体膜と、前記ゲート電極の両側の前記側壁導電体膜、この側壁導電体膜下の基板の表面領域、及び前記基板のうち前記側壁導電体膜に隣接する表面領域に形成されたソース・ドレイン領域と、を備え、前記側壁電導体膜の表面を始点とする前記基板の深さ方向への不純物濃度が所定深さにおいて一の最大値を示し、かつ前記所定深さより深いところでは減少するよう形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (2件)：

H01L 29/78 301 L , H01L 29/78 301 S

引用特許：

審査官引用 (7件)

電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平3-302178 出願人：沖電気工業株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-058716 出願人：富士通株式会社
特開平4-299825

全件表示

前のページに戻る