特許
J-GLOBAL ID：200903064439635952

半導体装置の製造方法

発明者：
宮川 一弘

宮川 一弘 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-169785
公開番号（公開出願番号）：特開2005-353655
出願日： 2004年06月08日
公開日（公表日）： 2005年12月22日
要約：
【課題】 金属膜をゲート電極として用いる電界効果トランジスタ(FET)の形成において、ゲート絶縁膜の信頼性や電気特性を劣化させることのない製造方法を得る。【解決手段】 ダミーゲート5a(不図示)およびゲート絶縁膜4aをマスクとして拡散層10を形成した後、ダミーゲート5aを所要膜厚除去して、ゲート溝13の底部に残存ダミーゲート5bを形成する。そして、ゲート絶縁膜4aを除去することなくそのまま最終的なゲート絶縁膜として用いる。 さらに残存ダミーゲート5bをシリサイド化させて金属シリサイド膜を形成し、さらにその上に金属膜を形成する。これにより、ゲート絶縁膜の信頼性および電気特性を劣化させることなく、金属膜をゲート電極とするトランジスタを形成できる。【選択図】 図7
請求項（抜粋）：
基板上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜の上にシリコンを含むダミーゲートを形成する工程と、 前記基板上に前記ダミーゲートを覆う層間絶縁膜を形成する工程と、 前記ダミーゲートの表面を露出させるように前記層間絶縁膜を除去する工程と、 前記ダミーゲートを所要厚さ除去してゲート溝を形成するとともに、前記ゲート溝の底部に前記ダミーゲートの一部を所定膜厚残存させる工程と、 前記ゲート溝の前記残存ダミーゲートの上に第一金属膜を形成する工程と、 前記残存ダミーゲートを前記第一金属膜とシリサイド化反応させて金属シリサイド膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49
FI (5件)：
H01L29/78 301G ,  H01L21/28 301S ,  H01L29/78 301P ,  H01L27/08 321D ,  H01L29/58 G
Fターム (67件)：
4M104AA01 ,  4M104BB01 ,  4M104BB21 ,  4M104BB22 ,  4M104BB23 ,  4M104BB24 ,  4M104BB25 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD03 ,  4M104DD33 ,  4M104DD43 ,  4M104DD64 ,  4M104DD65 ,  4M104DD72 ,  4M104DD80 ,  4M104DD84 ,  4M104EE09 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB12 ,  5F048BC06 ,  5F048BD04 ,  5F048DA19 ,  5F048DA27 ,  5F140AA01 ,  5F140AA19 ,  5F140AA24 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BE07 ,  5F140BF08 ,  5F140BF11 ,  5F140BF15 ,  5F140BF17 ,  5F140BG04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG35 ,  5F140BG36 ,  5F140BG38 ,  5F140BG40 ,  5F140BG45 ,  5F140BG53 ,  5F140BH15 ,  5F140BH36 ,  5F140BK02 ,  5F140BK05 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140CC13 ,  5F140CE07
引用特許：
出願人引用 (1件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM