特許
J-GLOBAL ID：200903064447541622

半導体装置及びその製造方法

発明者：
柳田 敏治

柳田 敏治 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 岡▲崎▼ 信太郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371006
公開番号（公開出願番号）：特開2000-196013
出願日： 1998年12月25日
公開日（公表日）： 2000年07月14日
要約：
【要約】【課題】 電子機器の薄型化・軽量化を実現するとともに、高い信頼性と高機能を実現することができる半導体装置及びその製造方法を提供すること。【解決手段】 半導体基板21に第1突起電極23が形成されている半導体チップ20と、基体31と、前記基体31に設けられていて、前記第1突起電極23と接合する第1外部端子32と、前記基体31に設けられていて、前記基体31の両面に電極部が露出している第2外部端子33と、前記第2外部端子33の一端面側に形成されている第2突起電極34とから構成されている中間基板30とを有しており、前記第2突起電極34と前記第2外部端子33の他端面側31bが接合することで、複数の前記中間基板30が積層される。
請求項（抜粋）：
半導体基板に第1突起電極が形成されている半導体チップと、基体と、前記基体に設けられていて、前記第1突起電極と接合する第1外部端子と、前記基体に設けられていて、前記基体の両面に電極部が露出している第2外部端子と、前記第2外部端子の一端面側に形成されている第2突起電極とから構成されている中間基板とを有しており、前記第2突起電極と前記第2外部端子の他端面側が接合することで、複数の前記中間基板が積層されることを特徴とする半導体装置。
IPC (4件)：
H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H01L 23/32
FI (2件)：
H01L 25/14 Z ,  H01L 23/32 D
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM