特許
J-GLOBAL ID：200903064457598983

半導体装置の製造方法

発明者：
尾崎 徹

尾崎 徹 について

, 
青木 正身

青木 正身 について

, 
浜本 毅司

浜本 毅司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-223778
公開番号（公開出願番号）：特開平8-088333
出願日： 1994年09月19日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 トレンチのアスペクト比を大きくすることなく、キャパシタ容量の増大をはかることができ、トレンチのアスペクト比を低減できる半導体装置の製造方法を提供すること。【構成】 トレンチキャパシタを有する半導体装置の製造方法において、基板上のウェル11,12に設けられたトレンチ21の内面の一部に酸化膜35を介して燐ドープの多結晶シリコン膜36を堆積し、次いで熱処理を施すことによって多結晶シリコン膜36から燐を基板側に拡散させると共に、酸化膜35を凝集させ、次いで等方性エッチングによりトレンチ21内の多結晶シリコン膜36,酸化膜35及び基板表面をエッチングし、次いでトレンチ21の内面にキャパシタ絶縁膜を介して蓄積電極を堆積することを特徴とする。
請求項（抜粋）：
半導体基板に設けられたトレンチの内面の少なくとも一部に半導体膜を形成する工程と、熱処理を施した後、等方性エッチングにより前記トレンチ内の半導体膜と基板表面をエッチングする工程と、前記トレンチの内面にキャパシタ絶縁膜を形成する工程と、前記トレンチ内に前記キャパシタ絶縁膜を介して導電膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/306 ,  H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L 27/10 625 A ,  H01L 21/302 P ,  H01L 27/04 C
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM