特許
J-GLOBAL ID:200903064473493075

実装構造体の製造方法および実装構造体

発明者:
出願人/特許権者:
代理人 (1件): 岡田 和秀
公報種別:公開公報
出願番号(国際出願番号):特願平11-007519
公開番号(公開出願番号):特開2000-208561
出願日: 1999年01月14日
公開日(公表日): 2000年07月28日
要約:
【要約】【課題】リペア性の向上。【解決手段】電気的接続に関与しない半導体装置4の領域と被実装体5の領域とを接着剤8A、8Bにより接着したうえで、電気特性検査を行い、特性不良と判断する場合には、接着剤8A、8Bがガラス転移もしくは溶融する温度まで接着剤8A、8Bの接着箇所を加熱したうえで半導体装置4と被実装体5とを分離する。これにより、半導体装置4や被実装体5に損傷を生じさせることなく、容易に半導体装置4と被実装体5とを分離する。
請求項(抜粋):
半導体装置が被実装体にフリップチップ実装されてなる実装構造体の製造方法であって、前記半導体装置の電気的接続部と前記被実装体の電気的接続部とを、導電性接着剤により接続する接続工程と、それぞれ電気的接続に関与しない前記半導体装置の領域と前記被実装体の領域とを接着剤により接着する接着工程と、互いに接続された前記半導体装置や前記被実装体の電気特性検査を行う検査工程と、前記検査工程で特性不良と判断する場合には、前記接着剤がガラス転移もしくは溶融する温度まで前記接着剤の接着箇所を加熱したうえで前記半導体装置と前記被実装体とを分離する一方、前記検査工程で特性良好と判断する場合には、前記半導体装置と前記被実装体とを封止樹脂で封止する分離/封止工程と、を含むことを特徴とする実装構造体の製造方法。
IPC (2件):
H01L 21/60 311 ,  H01L 21/56
FI (2件):
H01L 21/60 311 S ,  H01L 21/56 E
Fターム (6件):
5F044KK01 ,  5F044LL07 ,  5F044LL11 ,  5F061AA01 ,  5F061BA03 ,  5F061CA04
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る