特許
J-GLOBAL ID：200903064518508648
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (2件)：
前田 実
, 山形 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-180676
公開番号（公開出願番号）：特開2005-019590
出願日： 2003年06月25日
公開日（公表日）： 2005年01月20日
要約：
【課題】基板の上に半導体薄膜を形成した後分離して半導体装置を製造する半導体装置の製造方法において、基板の再利用の効率を向上する。【解決手段】基板(11)の上に、エッチングストッパ層(13)、剥離層(14)、半導体薄膜(20)を順次形成し、半導体薄膜(20)に半導体素子を形成した後、第1のエッチング液、例えば硫酸過水を用いて半導体薄膜(20)及び剥離層(14)に溝(21)を形成し、次に第2のエッチング液例えば弗酸を用いて剥離層(14)を除去する。エッチングストッパ層(13)が半導体薄膜(20)及び剥離層(14)に比べ第1のエッチング液(硫酸過水)によりエッチングされにくいものであり、半導体薄膜(20)が剥離層(14)に比べ第2のエッチング液(弗酸)によりエッチングされにくいものである。【選択図】 図2
請求項（抜粋）：
基板と、
前記基板の上に形成されたエッチングストッパ層と、
前記エッチングストッパ層の上に形成された第1の剥離層と、
前記第1の剥離層上に形成された半導体薄膜と
を備え
前記エッチングストッパ層が前記半導体薄膜に比べ第1のエッチング液によりエッチングされにくいものであり、
前記半導体薄膜が前記第1の剥離層に比べ第2のエッチング液によりエッチングされにくいものである
ことを特徴とする積層体。
IPC (3件)：
H01L33/00
, H01L21/20
, H01L21/308
H01L33/00 A
, H01L21/20
, H01L21/308 C
5F041AA31
, 5F041CA04
, 5F041CA36
, 5F041CA65
, 5F041CA74
, 5F043AA03
, 5F043AA14
, 5F043AA15
, 5F043AA16
, 5F043BB07
, 5F043BB08
, 5F052GC03
, 5F052JA07
, 5F052KA01
