相補型MIS装置

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-380534
公開番号（公開出願番号）：特開2003-188273
出願日： 2001年12月13日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 CMOS装置において、pチャネルMOSトランジスタとnチャネルMOSトランジスタの大きさを平衡させる。【解決手段】シリコン基板の(100)面上に他の結晶面を有する構造を形成し、かかる構造上にマイクロ波プラズマ処理により、高品質なゲート絶縁膜を形成し、その上にゲート電極を形成する。その際、pチャネルMOSトランジスタとnチャネルMOSトランジスタのキャリア移動度が平衡するように、前記構造の寸法・形状を設定する。

請求項（抜粋）：

第1の結晶面を主面として有し、pチャネルMISトランジスタ領域とnチャネルMISトランジスタ領域とを画成された半導体基板と、前記pチャネルMISトランジスタ領域中に前記半導体基板の一部として形成され、前記第1の結晶面とは異なった第2の結晶面により画成された一対の側壁面と、前記第2の結晶面とは異なった第3の結晶面により画成された頂面とよりなる第1の半導体構造と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を実質的に一様な厚さで覆う第1のゲート絶縁膜と;前記pチャネルMISトランジスタ領域上に形成され、前記主面および前記第1の半導体構造の側壁面および頂面を、前記第1のゲート絶縁膜を介して連続的に覆う第1のゲート電極と;前記pチャネルMISトランジスタ領域内において、前記半導体基板中および前記第1の半導体構造中、前記第1のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第1の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のp型拡散領域とよりなるpチャネルMISトランジスタと、前記nチャネルMISトランジスタ領域中に前記半導体基板と一部として形成され、前記第1の結晶面とは異なった第4の結晶面により画成された一対の側壁面と、前記第4の結晶面とは異なった第5の結晶面により画成された頂面ととよりなる第2の半導体構造と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を実質的に一様な厚さで覆う第2のゲート絶縁膜と;前記nチャネルMISトランジスタ領域上に形成され、前記主面および前記第2の半導体構造の側壁面および頂面を、前記第2のゲート絶縁膜を介して連続的に覆う第2のゲート電極と;前記nチャネルMISトランジスタ領域内において、前記半導体基板中および前記第2の半導体構造中、前記第2のゲート電極の一方の側および他方の側に形成され、いずれも前記半導体基板主面および前記第2の半導体構造の側壁面および頂面に沿って連続的に延在する第1および第2のn型拡散領域とよりなるnチャネルMISトランジスタとよりなり、前記第1の半導体構造の頂面と側壁面の幅、および前記第2の半導体構造の頂面と側壁面の幅は、前記pチャネルMISトランジスタの電流駆動能力が、前記nチャネルMISトランジスタの電流駆動能力と実質的に平衡するように設定されていることを特徴とする相補型MIS装置。

IPC (2件)：

H01L 21/8238 , H01L 27/092

FI (2件)：

H01L 27/08 321 C , H01L 27/08 321 D

Fターム (18件)：

5F048AA01 , 5F048AB03 , 5F048AB04 , 5F048AB10 , 5F048AC03 , 5F048BA02 , 5F048BA10 , 5F048BA14 , 5F048BA19 , 5F048BB01 , 5F048BB04 , 5F048BB05 , 5F048BB11 , 5F048BC01 , 5F048BC03 , 5F048BC18 , 5F048BD01 , 5F048BD06

引用特許：

審査官引用 (9件)

特開平4-256356
レベルシフト回路
公報種別：公開公報出願番号：特願平8-237587 出願人：日本電気株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-017177 出願人：川崎製鉄株式会社

全件表示

前のページに戻る