特許
J-GLOBAL ID：200903064901159517
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
和泉 良彦
, 小林 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2004-065468
公開番号（公開出願番号）：特開2005-259765
出願日： 2004年03月09日
公開日（公表日）： 2005年09月22日
要約：
【課題】ヘテロ半導体と半導体基体の双方にイオンエッチングによるダメージを生じることなく、低オン抵抗の電界効果トランジスタを製造する、半導体装置の製造方法を提供すること。【解決手段】炭化珪素基板1と、炭化珪素エピタキシャル層2と、炭化珪素エピタキシャル層2にヘテロ接合し炭化珪素エピタキシャル層2とはバンドギャップの異なるヘテロ半導体領域3と、炭化珪素エピタキシャル層2とヘテロ半導体領域3との接合部に隣接してゲート絶縁膜5を介して配設されたゲート電極6とを備た電界効果トランジスタを製造するに際して、炭化珪素エピタキシャル層2上にヘテロ半導体領域3の層を形成し、限られた部位におけるヘテロ半導体領域3の層のみを選択的に酸化し、該酸化によって形成された酸化膜を除去した後に、該部位にゲート絶縁膜5及びゲート電極6を形成することを特徴とする半導体装置の製造方法を構成する。【選択図】 図1
請求項（抜粋）：
第1導電型の半導体基体と、該半導体基体にヘテロ接合し該半導体基体とはバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体領域と、前記半導体基体と前記ヘテロ半導体領域との接合部に隣接してゲート絶縁膜を介して配設されたゲート電極と、前記ヘテロ半導体領域に接触するソース電極と、前記半導体基体に接触するドレイン電極とを備えた半導体装置を製造する、半導体装置の製造方法において、
前記半導体基体上に前記ヘテロ半導体材料の層を形成し、限られた部位における前記ヘテロ半導体材料の層を選択的に酸化し、該酸化によって形成された酸化膜を除去した後に、該部位に前記ゲート絶縁膜及びゲート電極を形成することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (4件)：
H01L29/78 652T
, H01L29/78 653A
, H01L29/78 658A
, H01L29/78 658F
