特許
J-GLOBAL ID：200903064947203545

OLEDディスプレイ用アクティブマトリクス画素駆動回路

発明者：
フィッシュ,デイヴィッド エイ

フィッシュ,デイヴィッド エイ について

, 
ディーン,スティーヴン シー

ディーン,スティーヴン シー について

, 
ヘクター,ジェイソン アール

ヘクター,ジェイソン アール について

, 
フレンチ,イアン ディー

フレンチ,イアン ディー について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (3件)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
公報種別：公表公報
出願番号（国際出願番号）：特願2006-508433
公開番号（公開出願番号）：特表2006-527391
出願日： 2004年05月28日
公開日（公表日）： 2006年11月30日
要約：
【課題】複数の画素を有する表示画素に関する。【解決手段】夫々の画素は、第一の導電層と、基板の第一の領域で薄膜構成要素を有する切替え可能な素子を介して電流供給に結合された第二の導電層との間に結合された電流駆動の表示素子と;基板の第二の領域の上にあって、薄膜構成要素に導電結合された第一のキャパシタ板と、第二のキャパシタ板と、第一のキャパシタ板と第二のキャパシタ板との間の第一の絶縁層とを有する第一の容量性素子とを有する。第二の容量性素子は、第一の容量性素子の表面に積層され、第一の容量性素子の第二のキャパシタ板を共有し、第二の導電層の少なくとも一部を有する第三のキャパシタ板と、第二のキャパシタ板と前記第三のキャパシタ板との間の第二の絶縁層とを有する。この配置は、第一及び第二の容量性素子の容量の増大に対して有効であり、それらを寄生容量の影響を受けにくくする。
請求項（抜粋）：
基板の上に載せられた複数の画素を有する表示装置において、 夫々の画素は、 第一の導電層と、前記基板の第一の領域で薄膜構成要素を有する切替え可能な素子を介して電流供給に結合された第二の導電層との間に結合された電流駆動の表示素子と; 前記基板の第二の領域の上にあって、前記薄膜構成要素に導電結合された第一のキャパシタ板と、 前記第一のキャパシタ板の上に置かれた第二のキャパシタ板と、 前記第一のキャパシタ板と前記第二のキャパシタ板との間の第一の絶縁層とを有する第一の容量性素子と; 該第一の容量性素子の第二のキャパシタ板を共有し、該第二のキャパシタ板の上に置かれて、前記第二の導電層の少なくとも一部を有する第三のキャパシタ板と、前記第二のキャパシタ板と前記第三のキャパシタ板との間の第二の絶縁層とを更に有する第二の容量性素子とを有することを特徴とする表示装置。
IPC (2件)：
G09F 9/30 ,  H01L 51/50
FI (2件)：
G09F9/30 338 ,  H05B33/14 A
Fターム (14件)：
3K107AA01 ,  3K107BB01 ,  3K107CC05 ,  3K107CC31 ,  3K107CC36 ,  3K107EE04 ,  5C094AA03 ,  5C094AA21 ,  5C094BA03 ,  5C094BA27 ,  5C094DA13 ,  5C094DA15 ,  5C094DB04 ,  5C094EA10
引用特許：
出願人引用 (4件)
  • 欧州特許出願EP-A-0717446
  • 国際特許出願WO96/36959
  • 英国特許出願031659.0(未公開)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM