集積回路の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：三澤正義
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244733
公開番号（公開出願番号）：特開平8-213549
出願日： 1995年09月22日
公開日（公表日）： 1996年08月20日
要約：

【要約】 (修正有)【課題】高い集積密度と高い歩留まりを可能にする集積回路の製造方法を提供する。【解決手段】個々の部品層は異なるトップ基層1とボトム基層13の中で互いに独立してプロセス化され、続いてつなぎ合わされる。まず、トップ基層1の表側に、酸化物層または窒化物層の後の乾燥エッチングのためのマスクがはりつけられる。続いてトップ基層1の表側でバイアホール10が形成され、バイアホール10は存在する全ての部品層に侵入する。その後、トップ基層1にハンドリング基層12がはりつけられ、トップ基層1が裏側からバイアホール10のところまで薄くされる。続いてボトム基層13がトップ基層1と結合される。ハンドリング基層12の除去の後、バイアホール10は残存する層を通ってボトム基層13の金属被覆層まで延長され、トップ基層とボトム基層の間の電気的接続部材が作られる。

請求項（抜粋）：

第1の主平面領域で回路を持つ1つあるいは複数の第1の層(5)と少なくとも1つの第1の金属被覆層(6)を含む第1の部品基層(1)を準備する第1のステップと;絶縁層の後のエッチングのためのマスクとして役立つ層(8)を、前記第1の部品基層の第1の主平面にはりつける第2のステップと;前記第1の部品基層の第1の主平面領域の中にバイアホール(10)を形成し、その際にバイアホールは前記層(8)と回路を持つ第1の部品基層の全てに侵入させる第3のステップと;前記第1の主平面領域の側において前記第1の部品基層(1)に補助基層(12)を結合する第4のステップと;前記第1の主平面に相対する側で前記第1の部品基層(1)を薄くする第5のステップと;第2の主平面領域に回路を持つ少なくとも1つの第2の層(15)と少なくとも1つの第2の金属被覆層(16)とを有する第2の部品基層(13)を準備する第6のステップと;前記第1の部品基層(1)と前記第2の部品基層(13)を結合し、その際に前記第1の主平面に相対する第1の部品基層の側と、前記第2の部品基層の第2の主平面の側を調整してつなぎ合わせる第7のステップと;前記補助基層(12)を除去する第8のステップと;前記第2のステップにおいて存在するバイアホール(10)を、第2の部品基層(13)の第2の金属被覆層(16)まで形成し、その際に前記第1の部品基層の前記層(8)はエッチングマスクとして役立てる第9のステップと;前記第1の金属被覆層(6)と前記第2の金属被覆層(16)との間に電気的接続部材を前記バイアホール(10)を介して作る第10のステップとを有することを特徴とする集積回路の製造方法。

IPC (4件)：

H01L 27/00 301 , H01L 21/283 , H01L 21/3065 , H01L 21/768

FI (2件)：

H01L 21/302 J , H01L 21/90 C

引用特許：

審査官引用 (7件)

積層型半導体集積回路
公報種別：公開公報出願番号：特願平4-263544 出願人：シャープ株式会社
特開昭63-213943
特開昭64-023564

全件表示

前のページに戻る