特許
J-GLOBAL ID：200903065295095644

半導体装置

発明者：
波多 俊幸

波多 俊幸 について

, 
清水 一男

清水 一男 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-321297
公開番号（公開出願番号）：特開2003-124436
出願日： 2001年10月19日
公開日（公表日）： 2003年04月25日
要約：
【要約】【課題】 複合パワーMOS・FETを有する半導体装置の実装工程を容易にする。【解決手段】 ハイ側のパワーMOS回路部を有するチップ4C1と、ロウ側のパワーMOS回路部を有するチップ4C2とを1つの封止体1内に収めた構造において、ハイ側およびロウ側のパワーMOS回路部のドレイン電極が接続されたリード2を幅広とし、それぞれを封止体1の両長側面から互いに非対称となるように突出させた。
請求項（抜粋）：
第1電界効果トランジスタを有する第1半導体チップ、第2電界効果トランジスタを有する第2半導体チップ、前記第1、第2半導体チップを封止する封止体、前記第1半導体チップの裏面電極に接続され、前記封止体の第1面から突出する第1リード、前記第2半導体チップの裏面電極に接続され、前記封止体において前記第1面と対向する第2面から突出する第2リードを備え、前記第1、第2リードは、前記封止体の第1、第2面から突出する他のリードよりも幅広に形成され、互いに非対称な位置関係となるように配置されていることを特徴とする半導体装置。
IPC (4件)：
H01L 25/07 ,  H01L 23/50 ,  H01L 25/18 ,  H02M 3/155
FI (3件)：
H01L 23/50 W ,  H02M 3/155 Y ,  H01L 25/04 C
Fターム (22件)：
5F067AA04 ,  5F067AA05 ,  5F067BA03 ,  5F067BB08 ,  5F067BC04 ,  5F067BE00 ,  5F067CD01 ,  5H730AA15 ,  5H730AS01 ,  5H730AS19 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730DD26 ,  5H730EE08 ,  5H730EE10 ,  5H730EE14 ,  5H730FG05 ,  5H730ZZ01 ,  5H730ZZ04 ,  5H730ZZ11 ,  5H730ZZ13
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM