半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：西村征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-036544
公開番号（公開出願番号）：特開2000-236076
出願日： 1999年02月15日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】シリサイド反応時に、ポリシリコン配線に発生し易いボイドを抑制してコンタクト抵抗の低減及び安定化を図る。【解決手段】開示されている半導体装置は、キャパシタ15の上部電極18を覆う第4の層間絶縁膜21に上部電極18の一部を露出するようにコンタクト孔22が形成され、このコンタクト孔22の下方には溝13内に形成された容量絶縁膜17によって覆われている溝14がコンタクト孔22より幅が広く形成されて、この溝14内には上部電極18を構成するポリシリコン膜18Aが設けられている。

請求項（抜粋）：

半導体基板を覆う第1の絶縁膜上に設けられた第1のポリシリコン膜を覆う第2の絶縁膜に、前記ポリシリコン膜の一部を露出するように第1のコンタクト孔が形成され、該コンタクト孔を通じて前記ポリシリコン膜に下層膜がチタンから構成されるバリア金属膜を介して配線が接続されてなる半導体装置であって、前記第1のコンタクト孔の下方の前記第1の絶縁膜に、前記第1のコンタクト孔の幅よりも広い溝が設けられ、前記溝内に第2のポリシリコン膜が設けられたことを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 21/3205 , H01L 21/768

FI (3件)：

H01L 27/10 621 C , H01L 21/88 Q , H01L 21/90 B

Fターム (54件)：

5F033HH04 , 5F033HH08 , 5F033HH18 , 5F033HH33 , 5F033JJ04 , 5F033JJ18 , 5F033JJ19 , 5F033JJ27 , 5F033JJ33 , 5F033KK01 , 5F033KK04 , 5F033LL04 , 5F033MM08 , 5F033MM20 , 5F033NN06 , 5F033NN07 , 5F033NN32 , 5F033NN40 , 5F033PP06 , 5F033PP15 , 5F033QQ16 , 5F033QQ38 , 5F033QQ70 , 5F033QQ73 , 5F033QQ76 , 5F033RR01 , 5F033RR02 , 5F033RR04 , 5F033RR06 , 5F033RR15 , 5F033SS11 , 5F033SS25 , 5F033SS27 , 5F033TT02 , 5F033TT07 , 5F033VV01 , 5F033VV16 , 5F033XX04 , 5F033XX09 , 5F083AD24 , 5F083GA02 , 5F083JA04 , 5F083JA06 , 5F083JA14 , 5F083JA15 , 5F083JA32 , 5F083JA39 , 5F083KA05 , 5F083MA03 , 5F083MA04 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083ZA28

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-024268 出願人：三菱電機株式会社
半導体集積回路装置およびその製造方法
公報種別：公開公報出願番号：特願平9-173367 出願人：株式会社日立製作所
半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平8-056283 出願人：株式会社東芝

全件表示

前のページに戻る