特許

J-GLOBAL ID：200903065703316174

半導体装置の製造方法、半導体装置および配線構造体

発明者： 粟野 祐二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2008-001670
公開番号（公開出願番号）：特開2009-164432
出願日： 2008年01月08日
公開日（公表日）： 2009年07月23日
要約：

【課題】微細化を進めながら、特性を向上させる。【解決手段】触媒膜パターン12の(111)面にグラフェンシート13を成長することができるために、触媒膜パターン12を所望の場所、形状、結晶方位で形成することにより、所望の場所、形状、電気伝導性のグラフェンシート13を得ることができる。したがって、触媒膜パターン12を半導体装置10のチャネル部に形成すると、チャネル部にグラフェンシート13を形成することができ、半導体装置10の微細化を進めながら高速化でき、特性が向上した半導体装置10を得ることができる。【選択図】図1

請求項（抜粋）：

基板上に、触媒膜パターンを形成し、前記触媒膜パターンからグラフェンシートを成長させる工程と、 前記グラフェンシートの両端にソース・ドレイン電極部を形成する工程と、 前記グラフェンシート上にゲート電極部を形成する工程と、 を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/28 ,  H01L 21/336

FI (3件)：

H01L29/78 618B ,  H01L21/28 301B ,  H01L29/78 618A

Fターム (24件)：

4M104AA09 ,  4M104AA10 ,  4M104BB01 ,  4M104BB04 ,  4M104BB06 ,  4M104BB07 ,  4M104BB13 ,  4M104BB14 ,  4M104EE03 ,  4M104EE16 ,  4M104FF04 ,  4M104GG09 ,  4M104HH14 ,  5F110AA01 ,  5F110CC05 ,  5F110EE09 ,  5F110FF01 ,  5F110FF02 ,  5F110GG01 ,  5F110GG17 ,  5F110GG44 ,  5F110GG57 ,  5F110HK02 ,  5F110HK04

引用特許：

出願人引用 (1件)

• カーボンナノチューブ半導体素子の作製方法
  公報種別：公開公報   出願番号：特願2002-225237   出願人：株式会社半導体エネルギー研究所

審査官引用 (2件)

• グラフェン集積回路
  公報種別：公開公報   出願番号：特願2006-163856   出願人：国立大学法人北海道大学
• グラファイト層間化合物及びその製造方法及び電気配線及び半導体装置
  公報種別：公開公報   出願番号：特願平6-025801   出願人：株式会社東芝