特許
J-GLOBAL ID：200903065849510908
ウエハーレベルの集積回路装置のパッケージ方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
竹本 松司 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-160377
公開番号（公開出願番号）：特開2001-007238
出願日： 1999年06月08日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 パッケージ型集積回路装置の縮小化、薄形化を達成するウエハーレベルの集積回路装置のパッケージ方法の提供。【解決手段】 本発明は、伝統的なウエハー工程で製造したウエハーを採用し並びにBGAパッケージ工程をウエハー全体に実施し、且つチップの上下両側表面それぞれに一相の樹脂材質の基板を接合し、パッケージ完成後にさらにダイシングして独立した集積回路を製造する方法である。本発明は従来のウエハーレベルパッケージングに用いられた余分のウエハー工程を使用せず集積回路装置の体積の縮小化、薄形化を達成するほか、樹脂材質の基板のCTE値が回路基板と接近するため、SMT工程において良好な緩衝効果と熱応力集中を低くする効果を提供し、且つチップの上下両側それぞれに基板が接合されたことで基板とチップのCTE値の差により発生する反りの現象を防止できる。
請求項（抜粋）：
以下のaからdのステップ、即ち、a.一つの半導体基材上に複数の独立存在可能な回路レイアウトユニットを形成するステップ、b.複数の独立存在可能な金属回路層を具えた一つの非導電基板を該半導体基材の回路レイアウトユニットを具えた側に結合させ、並びに非導電基板の各金属回路層をそれぞれ半導体基材の各回路レイアウトユニットと対応させ結合させるステップ、c.複数の金属ボールを非導電基板の半導体基材から離れた側の表面に設け並びに金属回路層と結合させるステップ、d.半導体基材を非導電基板と共にダイシングし、複数の回路レイアウトユニットを一つずつに分離して独立した集積回路装置となすステップ、以上のステップを具備したことを特徴とする、ウエハーレベルの集積回路装置のパッケージ方法。
IPC (3件)：
H01L 23/12
, H01L 21/50
, H01L 21/301
H01L 23/12 L
, H01L 21/50 B
, H01L 21/78 A
