多層配線を含む半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：徳丸達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-377009
公開番号（公開出願番号）：特開2004-311930
出願日： 2003年11月06日
公開日（公表日）： 2004年11月04日
要約：

【課題】水分による回路部の腐食を防止し、高信頼性を保証する半導体装置およびその製造方法の開発が求められる。【解決手段】回路部13を完全に取り囲むように配置される、配線とビアによって構成されたシールリング12において、シーリング配線118,128の底部周辺をその下層の層間絶縁膜5に食い込むように形成する。また、シーリングビア119,129をその下層のシーリング配線118,128に対して平面的にずらして配置・接続し、シーリングビア119,129の底部の一部を下層の層間絶縁膜3に食い込ませることにより、ストッパ膜4/層間絶縁膜5の界面A-A’およびストッパ膜6/層間絶縁膜3の界面B-B’からの水分の侵入を完全に防ぐことが出来る。【選択図】図1

請求項（抜粋）：

半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる複数の壁を備える半導体装置であって、前記複数の壁のうち相対的に上層に位置する上部層間絶縁膜を貫通する上層壁は、前記複数の壁のうち前記上部層間絶縁膜の直下の下部層間絶縁膜を貫通する下層壁と連結しつつ、前記下部層間絶縁膜の一部にも食い込んで設けられることを特徴とする半導体装置。

IPC (1件)：

H01L21/3205

FI (1件)：

H01L21/88 S

Fターム (24件)：

5F033HH08 , 5F033HH11 , 5F033JJ01 , 5F033JJ08 , 5F033JJ11 , 5F033KK08 , 5F033KK11 , 5F033MM01 , 5F033MM02 , 5F033NN12 , 5F033QQ09 , 5F033QQ10 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR11 , 5F033RR21 , 5F033VV00 , 5F033XX00 , 5F033XX18

引用特許：

出願人引用 (1件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平10-318571 出願人：三菱電機株式会社

審査官引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願平11-225044 出願人：株式会社デンソー
特開平2-188942
特開平2-123753

全件表示

前のページに戻る