特許
J-GLOBAL ID：200903066387625450

順序回路

発明者：
小川 忠彦

小川 忠彦 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平10-138856
公開番号（公開出願番号）：特開平11-330918
出願日： 1998年05月20日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 サブスレッショルド漏洩に起因する電流を遮断し、その漏洩電流を遮断するために必要な高閾値なスイッチ回路素子を単一素子で構成する。【解決手段】 インバータ回路INV1Aを介してデータ信号D1の反転したデータ信号は、伝送ゲートTM3Aを介して伝送ゲートTM1Aに送出される。次に、伝送ゲートTM3Aから送出されたデータ信号は、伝送ゲートTM1Aに供給されるクロック信号φ及び反転クロック信号*φのタイミングで取り込まれ、ラッチ回路10Aの出力となって後段に対してラッチ出力信号Q1Bを送出する。そして、ラッチ出力信号Q1Bはインバータ回路INV3Aにも送出され、さらにインバータ回路INV3Aの出力は、インバータ回路INV2Aに送出される。伝送ゲートTM2Aは、クロック信号φ及び反転クロック信号*φのタイミングにより、インバータ回路INV2Aからの出力信号をインバータ回路INV3Aの入力端に送出し、取り込まれたデータ信号をラッチする動作を行う。
請求項（抜粋）：
ラッチ回路を有し、スリープ時の情報保持機能をもつ順序回路であって、前記ラッチ回路は、インバータ回路と、スイッチング回路素子とを含むものであり、前記インバータ回路は、前記ラッチ回路に入力するデータ信号のバッファリングを行なうものであり、前記スイッチング回路素子は、サブスレッショルド漏洩電流を遮断するものであって、その回路構成が単一ユニット化されたものであることを特徴とする順序回路。
IPC (2件)：
H03K 3/037 ,  H03K 3/356
FI (2件)：
H03K 3/037 Z ,  H03K 3/356 Z
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM