特許
J-GLOBAL ID：200903066423521470
位相比較器
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-097024
公開番号（公開出願番号）：特開平10-290160
出願日： 1997年04月15日
公開日（公表日）： 1998年10月27日
要約：
【要約】【課題】 疑似位相誤差信号の発生を防止して、逆相ロックしない位相比較器を提供するものである。【解決手段】 クロック抽出システムに用いられる位相比較器において、サンプリング再生信号のレベルを判定するレベル判定器1と、サンプリング再生信号とレベル判定信号を1サンプルクロック遅延させる1T遅延器2,3と、レベル判定信号のゼロレベルを検出するゼロ判定器7と、ゼロ判定信号を1サンプルクロック遅延させる1T遅延器8と、1T遅延させたサンプリング再生信号とレベル判定信号と1T遅延させたゼロ判定信号を乗算する乗算器4と、サンプリング再生信号とゼロ判定信号と1T遅延させたレベル判定信号を乗算する乗算器5と乗算結果を減算する減算器6を有し、ゼロ判定信号から疑似信号発生時の位相誤差出力を禁止する。
請求項（抜粋）：
入力信号に同期したクロック信号を発生させるクロック抽出システムに用いられる位相比較器において、入力信号のサンプリングされた信号と所定の閾値を比較しサンプリング信号のレベルに応じたレベル判定信号を出力するレベル判定器と、前記サンプリング信号を整数倍のサンプルクロック遅延させる第1の遅延器と、前記レベル判定信号を整数倍のサンプルクロック遅延させる第2の遅延器と、前記レベル判定信号のゼロレベルを検出しゼロ判定信号を出力するゼロ判定器と、前記ゼロ判定信号を整数倍のサンプルクロック遅延させる第3の遅延器と、第1の遅延器により遅延されたサンプリング信号とレベル判定信号と第3の遅延器により遅延されたゼロ判定信号を乗算する第1の乗算器と、サンプリング信号とゼロ判定信号と第2の遅延器により遅延されたレベル判定信号を乗算する第2の乗算器と、それらの乗算器によって得られた乗算結果を減算して位相誤差信号とする減算器を備えたことを特徴とする位相比較器。
IPC (3件)：
H03L 7/085
, G11B 20/14 351
, H03L 7/08
H03L 7/08 A
, G11B 20/14 351 A
, H03L 7/08 K
