特許
J-GLOBAL ID：200903066518804614

半導体素子の製造方法

発明者：
夏目 進也

夏目 進也 について

, 
三河 巧

三河 巧 について

, 
十代 勇治

十代 勇治 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2003-027599
公開番号（公開出願番号）：特開2004-241508
出願日： 2003年02月04日
公開日（公表日）： 2004年08月26日
要約：
【課題】コンタクトプラグを形成した後の層間絶縁膜表面を平坦化して、層間絶縁膜上にほぼ均一な高さの電極を形成して、電極の剥れやスクラッチを減少させる半導体素子の製造方法を提供する。【解決手段】基板101上に形成された層間絶縁膜106内に、コンタクトホール107を形成し、層間絶縁膜106上に、コンタクトホール107内にも充填されるように導電材料を堆積することで、コンタクトホール107内にコンタクトプラグ109と、層間絶縁膜106上に導電膜108を形成し、層間絶縁膜106が露出するまで導電膜108を研磨除去し、導電膜108を研磨除去した後に、さらに層間絶縁膜106表面を研磨して、層間絶縁膜106表面の段差を緩和し、コンタクトプラグ109が被覆されるように電極を形成する。【選択図】 図1
請求項（抜粋）：
基板上に層間絶縁膜を形成し、 前記層間絶縁膜内に、コンタクトホールを形成し、 前記層間絶縁膜上に、前記コンタクトホール内にも充填されるように導電材料を堆積することで、前記コンタクトホール内にコンタクトプラグを、前記層間絶縁膜上に導電膜を、それぞれ形成し、 前記層間絶縁膜が露出するまで前記導電膜を研磨除去し、 前記導電膜を研磨除去した後に、さらに前記層間絶縁膜表面を研磨して、前記層間絶縁膜表面の段差を緩和し、 前記層間絶縁膜および前記コンタクトプラグ上に、電極用導電膜を形成し、前記コンタクトプラグが被覆されるように前記電極用導電膜をパターニングして電極を形成する、半導体素子の製造方法。
IPC (3件)：
H01L21/3205 ,  H01L21/304 ,  H01L21/768
FI (4件)：
H01L21/88 K ,  H01L21/304 621D ,  H01L21/304 622X ,  H01L21/90 C
Fターム (27件)：
5F033HH07 ,  5F033HH33 ,  5F033HH35 ,  5F033JJ04 ,  5F033JJ19 ,  5F033KK01 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033SS04 ,  5F033TT02 ,  5F033VV10 ,  5F033VV16 ,  5F033WW00 ,  5F033XX01
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM