特許
J-GLOBAL ID：200903066641087730

プリント回路板および電源供給用回路構造

発明者：
菊池 正則

菊池 正則 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (2件)： 西山 恵三 ,  内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-129306
公開番号（公開出願番号）：特開2008-021969
出願日： 2007年05月15日
公開日（公表日）： 2008年01月31日
要約：
【課題】 電源ノイズがIC自身のタイミング変動や誤動作を引き起こすことを抑制すると同時に、供給電源側に伝わることによる他のICの誤動作やEMIノイズの発生を抑制すること。【解決手段】 プリント配線板の実装面に、複数の電源端子を備え半導体チップを搭載した半導体部品が実装され、電源ノイズを抑制するバイパスコンデンサを配置したプリント回路板において、前記バイパスコンデンサとは、半導体チップの内部でのみで接続された、他のバイパスコンデンサを配置することで、電源ノイズを抑制した。【選択図】 図1
請求項（抜粋）：
プリント配線板の実装面に、半導体チップを搭載した半導体部品が実装されたプリント回路板において、 前記半導体部品と、前記半導体部品の第1の電源用端子とソース電源を接続する第1の電源配線と、半導体部品の第1のGND用端子とソース電源を接続する第1のGND配線と、第1の電源配線と第1のGND配線とを接続する第1のバイパスコンデンサとを有し、前記半導体チップに電源を供給する第1の回路と、 前記半導体部品と、半導体部品の第2の電源用端子に接続された第2の電源配線と、半導体部品の第2のGND用端子に接続された第2のGND配線と、第2の電源配線と第2のGND配線とを接続する第2のバイパスコンデンサとを有する第2の回路とが設けられ、 前記第1の電源用端子と第2の電源用端子は同電位であり、第1の電源用端子と第2の電源用端子、および第1のGND用端子と第2のGND用端子は、前記半導体チップの内部でのみ電気的に接続されている事を特徴とするプリント回路板。
IPC (4件)：
H05K 1/02 ,  H01L 25/00 ,  H05K 9/00 ,  H05K 3/46
FI (5件)：
H05K1/02 N ,  H01L25/00 B ,  H05K9/00 R ,  H05K3/46 Z ,  H05K3/46 Q
Fターム (20件)：
5E321AA14 ,  5E321AA17 ,  5E321AA32 ,  5E321GG05 ,  5E338AA03 ,  5E338CC04 ,  5E338CC06 ,  5E338CD01 ,  5E338CD32 ,  5E338EE13 ,  5E346AA12 ,  5E346AA15 ,  5E346AA42 ,  5E346BB03 ,  5E346BB04 ,  5E346BB07 ,  5E346FF01 ,  5E346HH02 ,  5E346HH04 ,  5E346HH06
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM