特許
J-GLOBAL ID：200903066679708470
光送受信機のための制御回路
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
高田 守
, 高橋 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2008-123902
公開番号（公開出願番号）：特開2009-273047
出願日： 2008年05月09日
公開日（公表日）： 2009年11月19日
要約：
【課題】メモリ量を節約することができる光送受信機のための制御回路を得る。【解決手段】メモリ36は、デジタル値記憶領域48と、所定の限界値が記憶された領域50とを有する。アナログ/デジタル変換回路38は、光送受信機から光送受信機の作動特性又は環境に関する作動パラメータを示す複数のアナログ信号を受信してそれぞれをデジタル値に変換し、デジタル値をメモリ36内のデジタル値記憶領域48に記憶させる。比較論理回路46は、複数のデジタル値をそれぞれに対応する限界値と比較してその比較結果に対応したフラッグ値をそれぞれ発生させ、このフラッグ値を汎用レジスタ40に記憶させる。外部インターフェース34は、外部のホスト装置から受け取った指令及びアドレスに従って、ホスト装置からメモリ36及び汎用レジスタ40にアクセス可能とする。【選択図】図2
請求項（抜粋）：
光信号の送受信を行う光送受信機のための制御回路であって、
デジタル値記憶領域と、所定の限界値が記憶された領域とを有するメモリと、
レジスタと、
前記光送受信機から前記光送受信機の作動特性又は環境に関する作動パラメータを示す複数のアナログ信号を受信してそれぞれをデジタル値に変換し、前記デジタル値を前記メモリ内の前記デジタル値記憶領域に記憶させるアナログ/デジタル変換回路と、
前記複数のデジタル値をそれぞれに対応する前記限界値と比較してその比較結果に対応したフラッグ値をそれぞれ発生させ、このフラッグ値を前記レジスタに記憶させる比較論理回路と、
外部のホスト装置から受け取った指令及びアドレスに従って、前記ホスト装置から前記メモリ及び前記レジスタにアクセス可能とする外部インターフェースとを含み、
前記ホスト装置に前記フラッグ値を読み取らせることにより光送受信機の作動状態を外部からモニタ可能としたことを特徴とする光送受信機のための制御回路。
IPC (6件)：
H04B 10/04
, H04B 10/06
, H04B 10/14
, H04B 10/26
, H04B 10/28
, H04B 10/00
5K102AA63
, 5K102AH01
, 5K102AH23
, 5K102PB03
, 5K102PH33
, 5K102RD01
, 5K102RD02
, 5K102RD04
, 5K102RD05
, 5K102RD26
, 5K102RD28
