特許

J-GLOBAL ID：200903066734450452

メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム

発明者： 寺崎 幸夫
出願人/特許権者： TDK株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-183502
公開番号（公開出願番号）：特開2005-018490
出願日： 2003年06月26日
公開日（公表日）： 2005年01月20日
要約：

【課題】連続したホストアドレスのデータを連続的に書替えることが多いシステムに適し、書替え処理の速度を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステムを提供する。【解決手段】フラッシュメモリ内の物理ブロックアドレスが連続した複数のブロックをゾーンとして管理するメモリコントローラであって、前記ゾーンを構成するブロック内に設定した管理情報格納ブロックに、前記ゾーンに含まれる不良ブロックに関する情報と、前記ゾーンにデータが格納されているか否かに関する情報を格納する機能と、前記ゾーンを構成するブロックを、前記管理情報格納ブロック及び前記不良ブロックを除いて物理ブロックアドレス順に並べたときに、隣接するブロックに格納されているデータの論理ブロックアドレスが連続するようにデータを格納する機能を備える。【選択図】図8

請求項（抜粋）：

フラッシュメモリ内の物理ブロックアドレスが連続した複数のブロックをゾーンとして管理するメモリコントローラであって、 前記ゾーンを構成するブロック内に設定した管理情報格納ブロックに、前記ゾーンに含まれる不良ブロックに関する情報と、前記ゾーンにデータが格納されているか否かに関する情報を格納する機能と、 前記ゾーンを構成するブロックを、前記管理情報格納ブロック及び前記不良ブロックを除いて物理ブロックアドレス順に並べたときに、隣接するブロックに格納されているデータの論理ブロックアドレスが連続するようにデータを格納する機能を備えたことを特徴とするメモリコントローラ。

IPC (3件)：

G06F12/02 ,  G06F12/00 ,  G06F12/16

FI (5件)：

G06F12/02 570A ,  G06F12/00 597U ,  G06F12/16 310A ,  G06F12/16 310M ,  G06F12/16 310R

Fターム (6件)：

5B018GA04 ,  5B018HA03 ,  5B018KA15 ,  5B018NA06 ,  5B018QA15 ,  5B060AB26

引用特許：

審査官引用 (3件)

• メモリシステム
  公報種別：公表公報   出願番号：特願2000-600167   出願人：メンクエストインコーポレイテッド
• メモリシステム
  公報種別：公表公報   出願番号：特願平8-532831   出願人：メモリー・コーポレーシヨン・ピー・エル・シー
• 不揮発性半導体メモリシステムの制御方法
  公報種別：公開公報   出願番号：特願平10-119099   出願人：株式会社東芝