特許

J-GLOBAL ID：200903067018176052

エピタキシャルウエハとその製造方法

発明者： 田中 聡 ,  秋田 勝史
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-207954
公開番号（公開出願番号）：特開2003-022975
出願日： 2001年07月09日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 スリップラインやクロスハッチの少ないIII-V族化合物半導体エピタキシャルウエハを提供する。【解決手段】 本発明によるエピタキシャルウエハの製造方法では、GaAsまたはInPの化合物半導体基板上にIII-V族化合物半導体層をエピタキシャル成長させるに際し、そのエピタキシャル層成長開始前の基板昇温期間中に昇温レートを少なくとも1回以上低減させることを特徴としている。

請求項（抜粋）：

GaAsまたはInPの半導体基板上にIII-V族化合物半導体層をエピタキシャル成長させるに際し、そのエピタキシャル層成長開始前の基板昇温中に昇温レートを少なくとも1回以上低減させることを特徴とするエピタキシャルウエハの製造方法。

IPC (3件)：

H01L 21/205 ,  C30B 29/40 502 ,  H01L 29/201

FI (3件)：

H01L 21/205 ,  C30B 29/40 502 G ,  H01L 29/201

Fターム (17件)：

4G077AA03 ,  4G077BE46 ,  4G077BE47 ,  4G077DB08 ,  4G077EA02 ,  4G077EE09 ,  4G077TB05 ,  4G077TC16 ,  5F045AA04 ,  5F045AB10 ,  5F045AB12 ,  5F045AC01 ,  5F045AC08 ,  5F045AD10 ,  5F045AF04 ,  5F045BB13 ,  5F045EK27

引用特許：

審査官引用 (3件)

• III-V族化合物半導体膜の形成法
  公報種別：公開公報   出願番号：特願平5-117946   出願人：日本電信電話株式会社
• 再成長界面の表面処理方法
  公報種別：公開公報   出願番号：特願平8-101512   出願人：沖電気工業株式会社
• エピタキシャルウェーハおよびその製造方法
  公報種別：公開公報   出願番号：特願平4-280118   出願人：昭和電工株式会社