特許
J-GLOBAL ID：200903067057808678
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-349140
公開番号（公開出願番号）：特開平7-202143
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 NANDセル間の素子分離領域の縮小を可能とし、集積度の向上をはかり得るNANDセル型EEPROMを提供すること。【構成】 半導体基板上に絶縁膜を挟んで電荷蓄積層と制御ゲートを積層してなるメモリセルが複数個直列接続されてNANDセルが構成され、このNANDセルがマトリックス状に配置されたEEPROMにおいて、ワード線となる制御ゲートCGと直交する方向にビット線1を配置し、各々のNANDセルのドレイン側を選択トランジスタ5を介してビット線コンタクト2によりビット線1に接続し、各々のNANDセルにおけるビット線コンタクト2を、隣接するもの同士でビット線方向に交互にずらしてレイアウトしたことを特徴とする。
請求項（抜粋）：
半導体基板上に電荷蓄積層と制御ゲートを積層して不揮発性メモリセルを形成し、このメモリセルをマトリックス状に配置してなる半導体記憶装置において、各々の不揮発性メモリセルにおけるビット線コンタクトは、隣接するもの同士でビット線方向に交互にずらしてレイアウトされていることを特徴とする半導体記憶装置。
IPC (5件)：
H01L 27/115
, H01L 29/78
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 301 E
, H01L 29/78 371
