特許

J-GLOBAL ID：200903067155520895

基板の製造方法

発明者： 森脇 隆治
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 西山 恵三 ,  内尾 裕一
公報種別：公開公報
出願番号（国際出願番号）：特願2006-010020
公開番号（公開出願番号）：特開2007-194349
出願日： 2006年01月18日
公開日（公表日）： 2007年08月02日
要約：

【課題】 貼りあわせ基板の周辺部にボイドが発生し、SOI基板からのデバイスの取れ数が少ない【解決手段】 図8において、SiO2表面(8002)を有する第1のSi基板(8001)とSi表面を有する第2のSi基板(8003)とを前記SiO2表面と前記Si表面とで貼り合せる事により得られるSOI基板の作成方法において、前記第1のSi基板(8001)と前記第2のSi基板(8002)とを貼り合せる前に少なくとも一方の基板の外周部を加熱(図8-3)し貼り合わせを行なうSOI基板の作成方法。【選択図】 図8

請求項（抜粋）：

第1の基板の結合面と第2の基板の結合面とを結合して結合基板を製造する基板の製造方法であって、前記第1の基板の結合面及び前記第2の基板の結合面の少なくとも一方の基板の結合面の外周部のうち少なくとも一部の温度をそれ以外の領域より高く保った状態で結合させる、かつ、上記外周部の一部は、結合開始点からも最も遠い点を含むことを特徴とする基板の製造方法。

IPC (3件)：

H01L 21/02 ,  H01L 27/12 ,  H01L 21/762

FI (2件)：

H01L27/12 B ,  H01L21/76 D

Fターム (10件)：

5F032AA91 ,  5F032DA12 ,  5F032DA21 ,  5F032DA33 ,  5F032DA53 ,  5F032DA60 ,  5F032DA67 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78

引用特許：

出願人引用 (4件)

• 半導体部材及び半導体部材の製造方法
  公報種別：公開公報   出願番号：特願平3-194138   出願人：キヤノン株式会社
• 薄い半導体材料フィルムの製造方法
  公報種別：公開公報   出願番号：特願平4-246594   出願人：コミサリヤ・ア・レネルジ・アトミク
• 特許第3294934号
  
• 貼り合わせSOI基板の作製方法及びSOI基板
  公報種別：公開公報   出願番号：特願平9-079783   出願人：キヤノン株式会社