半導体集積回路装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-239898
公開番号（公開出願番号）：特開2000-068479
出願日： 1998年08月26日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】同一配線電極層の形成マスクに、島状の配線電極パターンと線状の配線電極パターンが混在することなく、位相シフタのレベンソン配置に矛盾が生じ無い位相パターン配置を可能にした半導体集積回路装置を提供する。【解決手段】線上の最小寸法aの間隔で配置された相異なる位相の配線電極2,3,4に対して、この配線電極パターン2,3に挟まれた部分に、同一配線電極層による島状のパターンを配置することなく、上層のプラグ電極5と下層のプラグ電極1を、配線電極を介さずに直接接続した構成のプラグ電極7を配置する。【効果】レベンソン配置が可能になり、パターン密度を向上できるため、高集積な半導体集積回路装置を実現できる。

請求項（抜粋）：

第1の絶縁膜と、第1の絶縁膜を貫く第1の導電体と、第1の絶縁膜上に位相シフトマスクを用いて同一工程でパターン形成された第1の配線電極ならびに第2の配線電極と、第1の配線電極ならびに第2の配線電極上の第2の絶縁膜と、第2の絶縁膜を貫く第2の導電体とからなる半導体集積回路装置において、第1の導電体は少なくとも第1の配線電極もしくは第2の配線電極と、第1の絶縁膜より下層に位置する回路素子もしくは回路配線を電気的に接続し、第2の導電体は第1の配線電極もしくは第2の配線電極と、第2の絶縁膜より上層に位置する回路素子もしくは回路配線を電気的に接続し、隣接する第1の配線電極と第2の配線電極との間に、第1の導電体と第2の導電体が互いに直接接して成る導電体を、少なくとも一方の配線電極側に対して第1の配線電極と第2の配線電極との最小間隔よりも短い間隔で設けたことを特徴とする半導体集積回路装置。

IPC (7件)：

H01L 27/108 , H01L 21/8242 , G03F 7/20 521 , H01L 21/027 , H01L 21/3205 , H01L 27/04 , H01L 21/822

FI (6件)：

H01L 27/10 681 G , G03F 7/20 521 , H01L 21/30 502 P , H01L 21/30 528 , H01L 21/88 B , H01L 27/04 D

Fターム (29件)：

5F033AA51 , 5F033DA06 , 5F033DA11 , 5F033DA22 , 5F033DA28 , 5F033DA35 , 5F033EA02 , 5F033EA03 , 5F033EA25 , 5F033EA32 , 5F038CA10 , 5F038EZ20 , 5F046AA26 , 5F046CA04 , 5F046CB17 , 5F083AD00 , 5F083GA09 , 5F083JA36 , 5F083JA39 , 5F083JA40 , 5F083JA56 , 5F083KA05 , 5F083KA20 , 5F083LA11 , 5F083MA06 , 5F083MA19 , 5F083PR01 , 5F083PR28 , 5F083PR40

引用特許：

審査官引用 (3件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-262454 出願人：日本電気株式会社
半導体記憶装置の製造方法
公報種別：公開公報出願番号：特願平4-241841 出願人：株式会社東芝
半導体装置の導電層接続構造およびその構造を備えたDRAM
公報種別：公開公報出願番号：特願平4-265785 出願人：三菱電機株式会社

前のページに戻る