特許
J-GLOBAL ID：200903067537614199

半導体集積回路装置

発明者：
豊田 善昭

豊田 善昭 について

, 
石井 憲一

石井 憲一 について

, 
岩水 守生

岩水 守生 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-136868
公開番号（公開出願番号）：特開2009-284420
出願日： 2008年05月26日
公開日（公表日）： 2009年12月03日
要約：
【課題】パワー半導体素子を有する半導体集積回路装置において、プルダウン用半導体素子を確実に動作させてパワー半導体素子をオフ状態にすること。【解決手段】プルダウン用トランジスタ26のゲート端子と、ゲート信号を入力とするしきい値回路25の間に、バッファ回路29が設けられる。バッファ回路29には、外部のバッテリー電源23からパワー半導体素子24の出力端子に印加される電圧が抵抗型素子28を介して供給される。しきい値回路25から出力されるオン信号のレベルがバッファ回路29でプルダウン用トランジスタ26のしきい値よりも高い電圧に変換されることによって、ゲート信号のレベルが低くても、プルダウン用トランジスタ26が確実に動作し、パワー半導体素子24がオフ状態となる。【選択図】図1
請求項（抜粋）：
外部から電源電圧が印加される出力端子を備え、かつ外部から入力するゲート信号に基づいて前記出力端子に出力電流を流すパワー半導体素子と、 前記ゲート信号に基づいて前記パワー半導体素子のゲート電圧を、前記パワー半導体素子がオフ状態となるレベルにするプルダウン用半導体素子と、 前記ゲート信号に基づいて前記プルダウン用半導体素子をオン状態またはオフ状態にするオン信号またはオフ信号を出力するしきい値回路と、 前記しきい値回路から出力される前記オン信号のレベルを、前記プルダウン用半導体素子がオン状態となるレベルに変換するバッファ回路と、 前記パワー半導体素子の前記出力端子に接続された抵抗型素子と、を備え、 前記バッファ回路は、前記抵抗型素子を介して前記出力端子から取り出される電圧により駆動されることを特徴とする半導体集積回路装置。
IPC (8件)：
H03K 17/56 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 29/739 ,  H01L 29/78 ,  H03K 17/695 ,  H01L 27/04
FI (7件)：
H03K17/56 Z ,  H01L27/06 102A ,  H01L27/08 102J ,  H01L29/78 655Z ,  H01L29/78 656C ,  H03K17/687 B ,  H01L29/78 657G
Fターム (37件)：
5F038BH02 ,  5F038BH07 ,  5F038BH19 ,  5F038CD16 ,  5F038EZ20 ,  5F048AA07 ,  5F048AB04 ,  5F048AB05 ,  5F048AB07 ,  5F048AB10 ,  5F048AC06 ,  5F048AC10 ,  5F048BA01 ,  5F048BB14 ,  5F048BC03 ,  5F048BC12 ,  5F048BE04 ,  5J055AX06 ,  5J055AX56 ,  5J055AX64 ,  5J055BX16 ,  5J055CX28 ,  5J055DX09 ,  5J055DX12 ,  5J055EX11 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055FX05 ,  5J055FX13 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX07
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM