特許
J-GLOBAL ID：200903067782609494
出力バッファ回路
出願人/特許権者：
三菱電機株式会社
三菱電機株式会社 について
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-286821
公開番号（公開出願番号）：特開平8-148986
出願日： 1994年11月21日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 出力バッファの電源電位よりも、出力が接続するバスの電位が高くなる場合も正常動作する出力バッファ回路を提供する。【構成】 出力バッファ回路の出力端子は、PチャネルMOSトランジスタ1のドレインではなく、第1のNチャネルMOSトランジスタ10のソースおよび第2のNチャネルMOSトランジスタ2のドレインの接続点に接続する。この場合、出力端子が高インピーダンス状態である場合に、出力端子の電位が出力バッファ回路の電源電位以上になったときに、第1のNチャネルMOSトランジスタ10がオフとなるように、そのしきい値を設定されている。したがって、PチャネルMOSトランジスタがオン状態となったり、バックゲートとドレインあるいはソース間が順バイアスされるのを防止して、バスの電位が出力バッファ回路の電源電位より高くなってもリーク電流が発生することがない。
請求項（抜粋）：
外部から供給される信号に応じて、第1の論理レベル、第2の論理レベルまたは高インピーダンス状態の信号を出力する出力バッファ回路であって、第1の電源電位と第2の電源電位との間に直列に接続され、前記外部信号に応じてオン/オフされるPチャネルMOSトランジスタおよび第1のNチャネルMOSトランジスタと、前記PチャネルMOSトランジスタと前記第1のNチャネルMOSトランジスタとの間に直列に挿入され、前記外部信号に応じてオン/オフされる第2のNチャネルMOSトランジスタと、前記第1および第2のNチャネルMOSトランジスタの接続点に接続される出力端子とを備えた、出力バッファ回路。
IPC (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved