特許

J-GLOBAL ID：200903067786569284

実装基板

発明者： 竹居 成和
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-118203
公開番号（公開出願番号）：特開2005-303079
出願日： 2004年04月13日
公開日（公表日）： 2005年10月27日
要約：

【課題】 本発明は接合後にはんだ内にボイドが残存することを抑制しうるはんだ接合方法及びはんだ接合構造に関し、ボイドの発生を有効に削減することを課題とする。【解決手段】 電子部品25の28を実装基板20に形成された基板側ランド22にはんだペースト23を用いて接合するはんだ接合構造において、実装基板20に形成される基板側ランド22に、はんだペースト23内のはんだが加熱され溶融した状態において、この溶融はんだに流れを発生させる接合材流発生手段を設ける。この接合材流発生手段は、基板側ランド22上にはんだペースト23に埋設されるよう形成され、はんだに対する濡れ性が基板側ランド22より低い金属部材24により構成することができる。【選択図】 図4

請求項（抜粋）：

電子部品の電極と溶融可能接合材によって接合されるランドを有する実装基板において、 溶融した前記溶融可能接合材に流れを発生させる接合材流発生手段を設けたことを特徴とする実装基板。

IPC (3件)：

H05K3/34 ,  B23K1/20 ,  H01L21/60

FI (4件)：

H05K3/34 501D ,  H05K3/34 502D ,  B23K1/20 Z ,  H01L21/60 311S

Fターム (17件)：

5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319AC13 ,  5E319AC14 ,  5E319AC16 ,  5E319BB05 ,  5E319CC33 ,  5E319CC58 ,  5E319CD04 ,  5E319CD26 ,  5E319CD29 ,  5E319GG07 ,  5F044KK14 ,  5F044KK17 ,  5F044KK18 ,  5F044KK19

引用特許：

出願人引用 (1件)

• 電子部品の実装方法
  公報種別：公開公報   出願番号：特願平8-107935   出願人：シチズン時計株式会社

審査官引用 (2件)

• 配線基板及び配線基板の製造方法
  公報種別：公開公報   出願番号：特願2002-348107   出願人：日本特殊陶業株式会社
• 電子部品
  公報種別：公開公報   出願番号：特願2002-255132   出願人：カシオ計算機株式会社