強誘電体メモリ装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：八田幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-047729
公開番号（公開出願番号）：特開平8-264669
出願日： 1996年03月05日
公開日（公表日）： 1996年10月11日
要約：

【要約】【課題】酸化イットリウムを緩衝誘電体膜として用いたMFIS FET構造を持つ強誘電体メモリ装置及びその製造方法を提供する。【解決手段】本発明はp型シリコン基板1と、前記p型シリコン基板の素子分離領域に形成されたフィールド酸化膜と、前記p型シリコン基板の表面上に形成されたゲート酸化イットリウム膜と、前記ゲート酸化イットリウム膜の上に形成されたゲート強誘電体膜と、前記ゲート強誘電体膜の上に形成されたゲートTiN電極と、前記ゲートTiN電極両側で前記p型シリコン基板の表面にn型で形成されたソース/ドレイン領域を含むMFIS FETである。本発明によると、前記酸化イットリウム膜はシリコン基板の上で単結晶形成が容易であり、酸化イットリウム膜の上に良質の強誘電体膜を形成することができる。

請求項（抜粋）：

第1導電形の半導体基板と、前記半導体基板上に形成されたゲート酸化イットリウム膜と、前記ゲート酸化イットリウム膜の上に形成されたゲート強誘電体膜と、前記ゲート強誘電体膜の上に形成されたゲート電極と、前記ゲート電極の両側に位置した前記半導体基板の表面に前記第一導電形と反対の第2導電形で形成されたソース/ドレイン領域とを含むことを特徴とする強誘電体メモリ装置。

IPC (4件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/10 451

FI (2件)：

H01L 29/78 371 , H01L 27/10 451

引用特許：

審査官引用 (6件)

半導体記憶素子
公報種別：公開公報出願番号：特願平4-243232 出願人：旭化成工業株式会社, 垂井康夫
特開平3-153084
特開平4-318937

全件表示

前のページに戻る