特許

J-GLOBAL ID：200903067826662720

半導体装置

発明者： 都築 幸夫 ,  河野 憲司
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-080183
公開番号（公開出願番号）：特開2009-267394
出願日： 2009年03月27日
公開日（公表日）： 2009年11月12日
要約：

【課題】順方向動作電圧Vfを増大させることなく、リカバリー電流Irrを低減できる半導体装置を提供する。【解決手段】能動素子セル領域において、半導体基板1の主面側にP導電型の第1半導体領域2が形成され、IGBTセル領域において、裏面側にP導電型の第2半導体領域4が形成され、ダイオードセル領域において、裏面側にN導電型の第3半導体領域5が形成され、能動素子セル領域を取り囲むようにして、主面側にP導電型の第4半導体領域6が形成され、第1半導体領域2と第4半導体領域6とが、電気的に共通接続されてなり、第4半導体領域6の直下において、裏面側にN導電型の第6半導体領域5aが形成され、第2半導体領域4、第3半導体領域5および第6半導体領域5aが、電気的に共通接続されてなる半導体装置100とする。【選択図】図2

請求項（抜粋）：

IGBTセル領域とダイオードセル領域がN導電型の半導体基板に形成されてなる半導体装置であって、 前記IGBTセル領域と前記ダイオードセル領域からなる能動素子セル領域において、前記半導体基板の主面側の表層部にIGBTセル領域のチャネル形成領域およびダイオードセル領域のアノード領域となるP導電型の第1半導体領域が形成され、 前記IGBTセル領域において、前記半導体基板の裏面側の表層部にコレクタ領域となるP導電型の第2半導体領域が形成され、 前記ダイオードセル領域において、前記半導体基板の裏面側の表層部にカソード領域となるN導電型の第3半導体領域が形成され、 前記能動素子セル領域を取り囲むようにして、前記半導体基板の主面側の表層部にP導電型の第4半導体領域が形成され、 前記第1半導体領域と前記第4半導体領域とが、電気的に共通接続されてなり、 前記半導体基板の周辺部において、主面側の表層部に前記第4半導体領域を取り囲むようにしてP導電型の第5半導体領域が形成され、 前記第4半導体領域の直下において、前記半導体基板の裏面側の表層部にN導電型の第6半導体領域が形成され、 前記第2半導体領域、前記第3半導体領域および前記第6半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。

IPC (9件)：

H01L 27/04 ,  H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 29/06 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 27/088 ,  H01L 29/861

FI (12件)：

H01L29/78 657D ,  H01L29/78 655F ,  H01L29/78 658H ,  H01L29/78 655B ,  H01L29/78 653A ,  H01L29/78 652P ,  H01L29/78 652S ,  H01L29/78 658A ,  H01L29/78 652Q ,  H01L27/06 102A ,  H01L27/08 102E ,  H01L29/91 J

Fターム (7件)：

5F048AA05 ,  5F048AB07 ,  5F048AC10 ,  5F048BA02 ,  5F048BC03 ,  5F048BC12 ,  5F048BD07

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2006-249563   出願人：三菱電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願2006-049300   出願人：株式会社デンソー
• 特公平7-108098
  
• 半導体装置およびその設計方法
  公報種別：公開公報   出願番号：特願2007-060809   出願人：株式会社デンソー