薄膜トランジスタ、液晶表示装置及びこれらの製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (2件)：松山允之 , 日向寺雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-285035
公開番号（公開出願番号）：特開2004-119936
出願日： 2002年09月30日
公開日（公表日）： 2004年04月15日
要約：

【課題】従来とは異なる発想に基づくプロセスを採用することにより、半導体層の形成の過程で不可避的に生ずる欠陥領域を処理した薄膜トランジスタ、液晶表示装置及びこれらの製造方法を提供することを目的とする。【解決手段】支持基板(110)上に素子構造の一部または全部を形成した後、その支持基板を除去して異なる支持基板に接着するという転写プロセスを用いた場合、その支持基板を除去した直後に薄膜トランジスタ形成時の裏面が露出することを利用し、半導体層(15)の裏面側から高抵抗化や改質処理を行うことにより、半導体層の遷移領域(15A)を選択的に処理した薄膜トランジスタ、液晶表示装置及びこれらの製造方法を提供する。【選択図】図1

請求項（抜粋）：

基板と、前記基板の上に設けられ、結晶性のチャネル領域と、前記チャネル領域の両側に設けられたソース領域及びドレイン領域とを有する半導体層と、前記半導体層の上に設けられた層間絶縁層と、前記層間絶縁層の上に設けられ前記ソース領域に接続された第1の電極と、前記層間絶縁層の上に設けられ前記ドレイン領域に接続された第2の電極と、を備え、前記半導体層は、前記チャネル領域の下に、前記基板の側から第1の不純物が導入されてなる下地領域をさらに有し、前記下地領域は、前記チャネル領域の結晶粒界に沿って上方に延出した部分を有することを特徴とする薄膜トランジスタ。

IPC (6件)：

H01L29/786 , G02F1/1368 , H01L21/02 , H01L21/20 , H01L21/265 , H01L21/336

FI (9件)：

H01L29/78 618E , G02F1/1368 , H01L21/02 C , H01L21/20 , H01L29/78 618G , H01L29/78 627D , H01L29/78 626C , H01L21/265 J , H01L29/78 617N

Fターム (67件)：

2H092GA29 , 2H092JA25 , 2H092JA26 , 2H092JA46 , 2H092JB69 , 2H092KA04 , 2H092KA10 , 2H092KB13 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA17 , 2H092MA27 , 2H092MA29 , 2H092MA30 , 2H092MA31 , 2H092NA21 , 2H092NA22 , 2H092NA24 , 2H092PA01 , 5F052AA02 , 5F052BB07 , 5F052DA02 , 5F052DB03 , 5F052HA06 , 5F052JA02 , 5F052JA03 , 5F052JA04 , 5F052KB04 , 5F110AA06 , 5F110AA30 , 5F110BB01 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD11 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE30 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG22 , 5F110GG32 , 5F110GG33 , 5F110GG51 , 5F110GG58 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL23 , 5F110NN02 , 5F110NN23 , 5F110NN24 , 5F110NN35 , 5F110NN72 , 5F110NN73 , 5F110PP03 , 5F110QQ11 , 5F110QQ16

引用特許：

審査官引用 (3件)

絶縁ゲイト型半導体装置
公報種別：公開公報出願番号：特願平10-252305 出願人：株式会社半導体エネルギー研究所
半導体装置及びその製法
公報種別：公開公報出願番号：特願平8-233872 出願人：日本電信電話株式会社, 富士通株式会社
SOI基板を用いた半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平5-304177 出願人：富士通株式会社

前のページに戻る