特許
J-GLOBAL ID：200903059519762595
SOI基板を用いた半導体装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-304177
公開番号（公開出願番号）：特開平7-161947
出願日： 1993年12月03日
公開日（公表日）： 1995年06月23日
要約：
【要約】【目的】SOI基板に形成された絶縁ゲート型電界効果トランジスタを有する半導体装置に関し、イオン衝撃によるチャネル領域への結晶欠陥の導入を防止し、更なる高密度化を図ることが可能な半導体装置を提供する。【構成】絶縁性基板16上に形成された単結晶半導体層11aからなる素子領域と、絶縁性基板16に埋め込まれ、単結晶半導体層11aに接続又は配線された第1の電極/配線14と、第1の電極/配線14が接続又は配線された面と反対側の単結晶半導体層11a上に形成され、単結晶半導体層11aに接続又は配線された第2の電極/配線20a,20bとを有することを含む。
請求項（抜粋）：
絶縁性基板上に形成された単結晶半導体層からなる素子領域と、前記絶縁性基板に埋め込まれ、前記単結晶半導体層に接続又は配線された第1の導電層と、前記第1の導電層が接続又は配線された面と反対側の前記単結晶半導体層上に形成され、該単結晶半導体層に接続又は配線された第2の導電層とを有するSOI基板を用いた半導体装置。
IPC (6件)：
H01L 27/12
, H01L 21/762
, H01L 21/8234
, H01L 27/088
, H01L 29/786
, H01L 21/336
H01L 21/76 D
, H01L 27/08 102 B
, H01L 29/78 311 Y
