特許
J-GLOBAL ID：200903068204397006

PLL回路およびこれを用いた記録再生装置

発明者：
小路 法男

小路 法男 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-236252
公開番号（公開出願番号）：特開平10-084279
出願日： 1996年09月06日
公開日（公表日）： 1998年03月31日
要約：
【要約】【課題】 PLL回路のループフィルタの時定数を変えるに当たり、コンデンサの容量値を変えたり、スイッチング制御によって抵抗値を多段階に変える構成では、IC化に適さない。【解決手段】 PLL回路において、入力信号周波数(Sig.IN)と電圧制御発振器11の発振周波数との位相を位相比較器12で比較し、その位相誤差情報(UP/DOWN)によってパルス幅変調された電流Iout1,Iout2を出力するチャージポンプ回路13,14を設けるとともに、チャージポンプ回路13の後段のコンデンサCの出力電圧をgm アンプ16で電流に変換し、さらにこの電流とチャージポンプ回路の出力電流Iout2を加算器17で加算し、この加算出力を電圧制御発振器11の制御入力とする。そして、この電圧制御発振器11の発振周波数を出力信号周波数(Sig.OUT)として導出する。
請求項（抜粋）：
入力信号の位相情報を検出する位相検出器と、前記位相検出器から出力される位相情報に応じたパルス電流を出力する第1のパルス出力回路と、前記位相検出器から出力される位相情報に応じたパルス電流を出力する第2のパルス出力回路と、前記第1のパルス出力回路の出力端と基準電位点との間に接続された積分回路と、前記積分回路の出力電圧を電流に変換する電圧-電流変換回路と、前記電圧-電流変換回路の出力電流と前記第2のパルス出力回路の出力電流とを加算する加算器と、前記加算器の加算出力に応じて発振周波数が可変な電圧制御発振器とを備えたことを特徴とするPLL回路。
IPC (2件)：
H03L 7/107 ,  G11B 20/14 351
FI (2件)：
H03L 7/10 E ,  G11B 20/14 351 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM