特許

J-GLOBAL ID：200903068477926966

半導体装置及びその製造方法

発明者： 渡邉 健一
出願人/特許権者： 富士通株式会社
代理人 (2件)： 北野 好人 ,  三村 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-223343
公開番号（公開出願番号）：特開2004-063990
出願日： 2002年07月31日
公開日（公表日）： 2004年02月26日
要約：

【課題】絶縁膜に形成された孔状パターンや溝状パターンに導電体が埋め込まれてなる構造を有する半導体装置において、埋め込み導電体の埋め込み不良やこれに伴う絶縁膜の亀裂を防止しうる半導体装置及びその製造方法を提供する。【解決手段】基板20上に形成され、少なくとも表面側に配線層58が埋め込まれた絶縁膜40,42と、絶縁膜42上に形成された絶縁膜60,62と、配線層58上の絶縁膜60,62に形成され、孔状ビア60及び直角方向に屈曲する溝状のパターンを有する溝状ビア66aと、溝状ビア60及び溝状ビア66aに充填された埋め込み導電体70,72aとを有する半導体装置において、溝状ビア66aの幅が孔状ビア66の幅以下になるように形成する。【選択図】 図4

請求項（抜粋）：

基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、 前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁膜と、 前記第1の配線層上の前記第2の絶縁膜に形成され、直角方向に屈曲する溝状のパターンを有する溝状ビアと、 前記溝状ビアに充填された第1の埋め込み導電体と を有することを特徴とする半導体装置。

IPC (3件)：

H01L21/768 ,  H01L21/822 ,  H01L27/04

FI (2件)：

H01L21/90 A ,  H01L27/04 L

Fターム (58件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH21 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033MM21 ,  5F033MM23 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ96 ,  5F033RR04 ,  5F033RR06 ,  5F033RR14 ,  5F033RR23 ,  5F033RR25 ,  5F033SS11 ,  5F033SS22 ,  5F033TT02 ,  5F033TT03 ,  5F033UU04 ,  5F033VV00 ,  5F033VV08 ,  5F033VV11 ,  5F033WW00 ,  5F033XX01 ,  5F033XX02 ,  5F033XX10 ,  5F033XX18 ,  5F033XX19 ,  5F033XX28 ,  5F038AZ04 ,  5F038CD18 ,  5F038EZ20

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平11-076730   出願人：富士通株式会社
• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-209437   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-274544   出願人：松下電器産業株式会社