特許
J-GLOBAL ID:200903068591079114
半導体基板への電極形成方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願2003-202240
公開番号(公開出願番号):特開2005-044954
出願日: 2003年07月28日
公開日(公表日): 2005年02月17日
要約:
【課題】半導体素子の駆動電圧を効果的に抑制すること。【解決手段】既に研磨加工された導電性の III族窒化物系化合物半導体から成る半導体基板aの被研磨面に負電極(n電極c)を形成する電極形成工程の前に、その被研磨面をドライエッチングする。この半導体基板aは、発光ダイオード10におけるn型コンタクト層の機能を有する。電極形成工程の前に被研磨面をドライエッチングすれば、結晶性が劣化したダメージ層が除去でき、良好なオーミック接触が得られる。これは、ダメージ層が結晶性の劣化などによって、高い抵抗率を有するためだと考えられる。また、上記の手段によれば、研磨加工におけるスラリー、摩擦力、圧力等の大きさを小さく抑制する必要が特には生じないので、半導体基板の研磨時間を短くすることができる。したがって、本発明の方法によれば、半導体素子の生産性を向上させることもできる。【選択図】 図5
請求項(抜粋):
既に研磨加工された導電性の III族窒化物系化合物半導体から成る半導体基板の被研磨面に電極を形成する方法であって、
前記被研磨面に電極を形成する電極形成工程の前に、前記被研磨面をドライエッチングするエッチング工程を有する
ことを特徴とする電極形成方法。
IPC (3件):
H01L33/00
, H01S5/042
, H01S5/323
FI (4件):
H01L33/00 E
, H01L33/00 C
, H01S5/042 612
, H01S5/323 610
Fターム (15件):
5F041AA24
, 5F041AA40
, 5F041CA40
, 5F041CA65
, 5F041CA73
, 5F041CA74
, 5F041CA99
, 5F073AA61
, 5F073CA02
, 5F073CA07
, 5F073CB02
, 5F073DA05
, 5F073DA24
, 5F073DA35
, 5F073EA23
引用特許: