特許
J-GLOBAL ID：200903068677773838

低温度におけるゲートスタック製造方法

発明者：
ハウカ スヴィ ピー.

ハウカ スヴィ ピー. について

, 
シェロ エリック

シェロ エリック について

, 
ポメアーデ クリストフ エフ.

ポメアーデ クリストフ エフ. について

, 
フーベルト マエス ジャン ウィレム

フーベルト マエス ジャン ウィレム について

, 
ツォミネン マルコ

ツォミネン マルコ について


出願人/特許権者：
エーエスエム インターナショナル エヌ.ヴェー.

エーエスエム インターナショナル エヌ.ヴェー. について


代理人 (5件)： 三枝 英二 ,  舘 泰光 ,  眞下 晋一 ,  松本 公雄 ,  立花 顕治
公報種別：公表公報
出願番号（国際出願番号）：特願2003-543069
公開番号（公開出願番号）：特表2005-509287
出願日： 2002年08月26日
公開日（公表日）： 2005年04月07日
要約：
本発明は、集積回路などの基板上に、誘電体層を形成する方法に関する。本発明の一態様において、薄い界面層が形成される(30)。界面層は酸化物層であることが好ましく、また界面層を実質的にさらに成長させない方法によって、界面層上に高k材料を堆積するのが好ましい。例えば、約300°C以下における高k堆積の間、オキシダント源として水蒸気が使用できる。
請求項（抜粋）：
半導体基板上にゲート誘電体を形成する方法であって、 前記基板上に界面誘電体酸化物層を形成するステップと、 高k層を堆積する間、前記界面誘電体層の厚さが実質的に増加しないような条件下で、前記界面誘電体層を覆って前記高k材料を堆積するステップと を含む方法。
IPC (3件)：
H01L21/316 ,  C23C16/40 ,  H01L29/78
FI (3件)：
H01L21/316 M ,  C23C16/40 ,  H01L29/78 301G
Fターム (37件)：
4K030AA03 ,  4K030AA11 ,  4K030AA14 ,  4K030BA42 ,  4K030CA04 ,  4K030FA10 ,  4K030JA10 ,  4K030LA15 ,  5F058BA01 ,  5F058BC02 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BF04 ,  5F058BF08 ,  5F058BF27 ,  5F058BF29 ,  5F058BJ01 ,  5F140BA01 ,  5F140BA16 ,  5F140BD01 ,  5F140BD05 ,  5F140BD06 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BD20 ,  5F140BE01 ,  5F140BE03 ,  5F140BE06 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10
引用特許：
出願人引用 (4件)
  • 米国特許第6144060号
  • 米国特許出願第09/471761号、1999年12月23日出願
  • 同時係属米国特許出願第09/791167号、2001年2月22日出願
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM