特許
J-GLOBAL ID:200903068927174994
トランジスタ回路
発明者:
出願人/特許権者:
代理人 (1件):
服部 毅巖
公報種別:公開公報
出願番号(国際出願番号):特願2000-343330
公開番号(公開出願番号):特開2002-164775
出願日: 2000年11月10日
公開日(公表日): 2002年06月07日
要約:
【要約】【課題】 待機時においてリーク電流等に起因する無駄な電力消費を低減する。【解決手段】 MOSトランジスタA,Bはトランジスタ回路(ここではインバータ)を構成する。MOSトランジスタDは、MOSトランジスタA,Bよりもチャネル長の長いリーク電流遮断用のMOSトランジスタであり、イネーブル端子(Enable)の作用により、回路を動作させる時にのみ導通し、回路を待機させる時には非導通となってリーク電流を遮断する。また、MOSトランジスタCは、回路を動作させる時には影響せず、回路を待機させる時にのみ出力端子(Output)の電位を(中間電位ではない)ハイまたはロー電位とすることにより、従来は待機時の中間電位で生じていた後段の待機型回路の無駄なトランジスタ貫通電流を抑制する。
請求項(抜粋):
MOSトランジスタを使用し、電源電圧を印加した状態で待機するトランジスタ回路において、1つ以上の入力端子、出力端子、電源側端子、及び、MOSトランジスタを含む主回路と、P型トランジスタと、N型トランジスタを備え、前記主回路に供給する電源電圧と同じ電源電圧を前記P型トランジスタのソースに印加し、かつ前記主回路の動作をオンオフ制御するためのイネーブル端子に前記P型トランジスタのゲート及び前記N型トランジスタのゲートを、前記主回路の出力端子の少なくとも1つに前記P型トランジスタのドレインを、前記主回路の接地側端子の少なくとも1つに前記N型トランジスタのドレインをそれぞれ接続し、かつ前記N型トランジスタのソースを接地し、かつ前記N型トランジスタのチャネルを前記主回路に含まれるMOSトランジスタのチャネル長よりも長く形成したこと、を特徴とするトランジスタ回路。
IPC (5件):
H03K 19/00
, H01L 21/8238
, H01L 27/092
, H03F 1/02
, H03F 3/30
FI (5件):
H03K 19/00 A
, H03F 1/02
, H03F 3/30
, H01L 27/08 321 L
, H01L 27/08 321 C
Fターム (76件):
5F048AB03
, 5F048AB04
, 5F048AB06
, 5F048AB07
, 5F048AC03
, 5F048BD10
, 5J056AA03
, 5J056BB17
, 5J056BB19
, 5J056BB49
, 5J056CC00
, 5J056DD13
, 5J056DD28
, 5J056DD29
, 5J056EE11
, 5J056EE12
, 5J056EE13
, 5J056EE14
, 5J056FF07
, 5J056FF08
, 5J056FF09
, 5J056GG01
, 5J056GG14
, 5J056HH02
, 5J091AA01
, 5J091AA18
, 5J091AA24
, 5J091AA46
, 5J091AA51
, 5J091AA66
, 5J091CA36
, 5J091CA81
, 5J091FA04
, 5J091FA10
, 5J091FA18
, 5J091HA10
, 5J091HA16
, 5J091HA17
, 5J091HA40
, 5J091KA04
, 5J091KA12
, 5J091KA25
, 5J091KA33
, 5J091KA47
, 5J091MA19
, 5J091MA21
, 5J091TA01
, 5J091UW09
, 5J092AA01
, 5J092AA18
, 5J092AA24
, 5J092AA46
, 5J092AA51
, 5J092AA66
, 5J092CA36
, 5J092CA81
, 5J092FA04
, 5J092FA10
, 5J092FA18
, 5J092GR05
, 5J092GR09
, 5J092HA10
, 5J092HA16
, 5J092HA17
, 5J092HA40
, 5J092KA04
, 5J092KA12
, 5J092KA25
, 5J092KA33
, 5J092KA47
, 5J092MA19
, 5J092MA21
, 5J092TA01
, 5J092VL01
, 5J092VL02
, 5J092VL06
引用特許:
前のページに戻る