特許
J-GLOBAL ID：200903068984896785
低インピーダンスVDMOS半導体素子
発明者：
,
出願人/特許権者：
代理人 (1件)：
原 謙三 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-619010
公開番号（公開出願番号）：特表2003-500826
出願日： 2000年04月13日
公開日（公表日）： 2003年01月07日
要約：
【要約】本発明は、低インピーダンスVDMOS半導体素子に関し、特に、プレーナーゲート構造を備えたVDMOSトランジスタに関するものである。他の伝導性タイプの領域(27)が、溝(6)の底部(26)の領域に設けられている。領域(27)は上記の領域を取り囲んでいる。溝(6)が、絶縁材(31)によって、少なくとも部分的に充填されている。
請求項（抜粋）：
プレーナーゲート構造を備えた低インピーダンスVDMOS半導体素子であって、互いにほぼ対向している2つの主表面を有している、1つの伝導性タイプの半導体本体(1)のなかで、高濃度にドープされた、前記1つの伝導性タイプの第1ゾーン(25)が一方の主表面の領域に設けられ、この第1ゾーン(25)が他の伝導性タイプの第2ゾーン(24)によって半導体本体から分離され、第1および第2ゾーン(25,24)を、半導体本体まで達する溝(6)が貫通している、前記低インピーダンスVDMOS半導体素子において、 溝(6)の底部(26)の領域に、この領域を取り囲む前記他の伝導性タイプの領域(27)が設けられ、 溝(6)が、少なくとも第2ゾーン(24)の半導体本体(1)側のエッジを越える位置まで絶縁材(31)で充填されていることを特徴とする低インピーダンスVDMOS半導体素子。
IPC (4件)：
H01L 29/78 652
, H01L 29/78
, H01L 29/78 655
, H01L 21/336
H01L 29/78 652 C
, H01L 29/78 652 B
, H01L 29/78 652 M
, H01L 29/78 655 A
, H01L 29/78 658 F
