半導体集積回路装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-058355
公開番号（公開出願番号）：特開2001-250795
出願日： 2000年03月03日
公開日（公表日）： 2001年09月14日
要約：

【要約】【課題】スパッタリング法にて薄膜を堆積する際に発生するプラズマ電子の半導体基板への流入を低減し、チャージアップダメージによるゲート酸化膜の破壊を防ぐ【解決手段】絶縁膜22に接続孔23が形成され、接続孔23の内部を含む絶縁膜22の表面にスパッタリング法にてバリア導体膜24を堆積する工程において、バリア導体膜24の堆積にはプラズマ電子の半導体基板1への流入を低減する手法を用いる。プラズマ電子の半導体基板1への流入を低減する手法として、たとえばコリメーションスパッタリング装置またはロングスロースパッタリング装置を用いる。

請求項（抜粋）：

半導体基板の主面上に堆積された絶縁膜の表面に接続孔を開孔後、導電性膜を堆積する際に、第1および第2のスパッタリング工程を順に含み、前記第1のスパッタリング工程はスパッタリングにおいて発生する電子の前記半導体基板への流入を抑制するスパッタリング法であることを特徴とする半導体集積回路装置の製造方法。

IPC (6件)：

H01L 21/285 , C23C 14/34 , H01L 21/203 , H01L 21/8238 , H01L 27/092 , H01L 29/78

FI (5件)：

H01L 21/285 S , C23C 14/34 S , H01L 21/203 S , H01L 27/08 321 F , H01L 29/78 301 F

Fターム (72件)：

4K029AA06 , 4K029AA29 , 4K029BA60 , 4K029BB02 , 4K029BC03 , 4K029BD01 , 4K029CA05 , 4K029DA00 , 4K029DC28 , 4K029EA08 , 4M104AA01 , 4M104BB02 , 4M104BB04 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB25 , 4M104BB30 , 4M104CC05 , 4M104DD08 , 4M104DD16 , 4M104DD23 , 4M104DD37 , 4M104DD43 , 4M104DD75 , 4M104DD78 , 4M104DD84 , 4M104EE03 , 4M104FF16 , 4M104GG08 , 5F040DA00 , 5F040DA10 , 5F040DB03 , 5F040DC01 , 5F040EC01 , 5F040EC04 , 5F040EC07 , 5F040EC13 , 5F040EF02 , 5F040EH02 , 5F040EJ02 , 5F040EJ03 , 5F040EK05 , 5F040FA03 , 5F040FA05 , 5F040FB02 , 5F040FC00 , 5F040FC19 , 5F048AA00 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB12 , 5F048BC06 , 5F048BE03 , 5F048BF01 , 5F048BF02 , 5F048BF07 , 5F048BF11 , 5F048BF12 , 5F048BF16 , 5F048BG01 , 5F048BG14 , 5F048DA25 , 5F103AA08 , 5F103BB18 , 5F103BB19 , 5F103DD28 , 5F103RR10

引用特許：

審査官引用 (4件)

半導体装置の製造方法及びスパッタ装置
公報種別：公開公報出願番号：特願平10-248351 出願人：日本電気株式会社
金属薄膜の成膜方法及びスパッタ装置
公報種別：公開公報出願番号：特願平4-305954 出願人：ソニー株式会社
半導体装置の製造方法及びスパッタ装置
公報種別：公開公報出願番号：特願平8-248901 出願人：株式会社リコー

全件表示

前のページに戻る