特許
J-GLOBAL ID：200903069437277929

半導体装置

発明者：
伊藤 祥代

伊藤 祥代 について

, 
蓮沼 正彦

蓮沼 正彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 松山 允之 ,  池上 徹真
公報種別：公開公報
出願番号（国際出願番号）：特願2007-184955
公開番号（公開出願番号）：特開2009-021528
出願日： 2007年07月13日
公開日（公表日）： 2009年01月29日
要約：
【目的】多層配線において配線層間の剥がれ耐性を向上させた装置を提供することを目的とする。【構成】本発明の一態様の半導体装置は、基板200上に多層配線構造で形成され、最上層に電極パッド30を有する実効配線10と、多層配線構造内で実効配線10の周囲を取り囲むように形成されたビアリング20と、多層配線構造の最終表面を保護する積層保護膜PFと、積層保護膜PFと接する位置であって実効配線10が形成される領域とチップ領域端との間に形成された、電極パッド30を構成する導体とビアリング20を構成する導体とのいずれよりもヤング率が大きい膜パターンで構成されるクラックストッパ膜40と、を備えたことを特徴とする。【選択図】図1
請求項（抜粋）：
基体上に多層配線構造で形成され、最上層に電極パッドを有する実効配線と、 前記多層配線構造内で、前記実効配線の周囲を取り囲むように形成された第1の補強材と、 前記多層配線構造の最終表面を保護する保護膜と、 前記保護膜と接する位置であって前記実効配線が形成される領域とチップ領域端との間に形成された、前記電極パッドを構成する導体と前記第1の補強材を構成する導体とのいずれよりもヤング率が大きい膜パターンで構成される第2の補強材と、 を備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 21/320 ,  H01L 23/52
FI (1件)：
H01L21/88 S
Fターム (62件)：
5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK12 ,  5F033KK17 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR12 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033VV00 ,  5F033VV01 ,  5F033VV07 ,  5F033XX12 ,  5F033XX17
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2004-195731   出願人：株式会社東芝
  • 半導体装置
    公報種別：公開公報   出願番号：特願2004-302028   出願人：株式会社東芝, 東芝ナノアナリシス株式会社
審査官引用 (6件)
  • 特開昭61-269333
  • 半導体装置
    公報種別：公開公報   出願番号：特願2005-193965   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
  • 特開昭60-018934
全件表示

前のページに戻る

TOP

BOTTOM