特許
J-GLOBAL ID:200903069439487670

スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品

発明者:
出願人/特許権者:
代理人 (1件): 吉田 精孝 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-184208
公開番号(公開出願番号):特開2001-016083
出願日: 1999年06月29日
公開日(公表日): 2001年01月19日
要約:
【要約】【課題】 電力損失を低減できるスイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品を提供する。【解決手段】 スイッチング速度が速いFET11とオン抵抗の低いFET12を2つ以上用いて、これらのFET11,12の能動端子(ドレイン、ソース)を並列接続し、これらのFET11,12を併用して導電路の導通状態と非導通状態を切り替える。制御回路13は、非導通状態から導通状態への切り替え時には、最初にスイッチング速度の速いFET11をオンさせ、このFET11が飽和するタイミングで2つ目のFET12をオンさせる。同様に導通状態から非導通状態への切り替え時には、FET12をオフさせた後に、FET11の飽和電圧付近でFET11をオフさせる。
請求項(抜粋):
トランジスタ等のスイッチング半導体素子を導電路に介在させて該導電路の導通状態と非導通状態を切り替えるスイッチング制御方法であって、 2つ以上のスイッチング半導体素子の能動端子を並列接続し、これらのスイッチング半導体素子を併用して前記導電路の導通状態と非導通状態を切り替えることを特徴とするスイッチング制御方法。
IPC (2件):
H03K 17/12 ,  H03K 17/687
FI (2件):
H03K 17/12 ,  H03K 17/687 A
Fターム (32件):
5J055AX02 ,  5J055AX05 ,  5J055AX12 ,  5J055AX42 ,  5J055AX55 ,  5J055AX56 ,  5J055AX65 ,  5J055BX16 ,  5J055CX19 ,  5J055CX24 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX42 ,  5J055DX44 ,  5J055DX55 ,  5J055DX61 ,  5J055DX73 ,  5J055EX11 ,  5J055EY01 ,  5J055EY05 ,  5J055EY10 ,  5J055EY12 ,  5J055EZ00 ,  5J055EZ09 ,  5J055EZ10 ,  5J055EZ25 ,  5J055EZ28 ,  5J055EZ68 ,  5J055GX01 ,  5J055GX04 ,  5J055GX09
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る