特許

J-GLOBAL ID：200903069445205716

半導体装置の製造方法および半導体装置

発明者： 望月 博 ,  金谷 宏行 ,  國島 巌 ,  首藤 晋 ,  奥和田 久美 ,  日高 修
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-188537
公開番号（公開出願番号）：特開2002-083938
出願日： 1997年07月08日
公開日（公表日）： 2002年03月22日
要約：

【要約】【課題】強誘電体キャパシタの上部電極をパストランジスタに接続する構造を有する強誘電体メモリセルを製造する際に、強誘電体キャパシタの特性劣化を防止し、かつ、プロセスインテグレーションを可能とする。【解決手段】1個のパストランジスタと1個の強誘電体キャパシタとが直列に接続された強誘電体メモリセルを製造する際、パストランジスタのソース領域上の絶縁膜13にコンタクトプラグ15を埋め込み、コンタクトプラグ15の上端面とキャパシタ上部電極19とを、Al,AlCu,AlCuSi,Cuの少なくとも1つの材料がリフローされて形成された電極配線22により接続する。

請求項（抜粋）：

ペロブスカイトないしは層状ペロブスカイト構造の物質からなる強誘電体膜を用いた情報記憶用のキャパシタとスイッチ用トランジスタとを有するメモリセルおよび少なくとも二層以上の多層配線構造を有する半導体装置の製造に際して、前記キャパシタの形成後に、前記多層配線構造における層間絶縁膜に設けた開口部を埋めるためにAl、AlCu、AlCuSi、Cuの少なくとも一つの材料をリフローする工程を用いることを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/105 ,  H01L 21/768 ,  H01L 21/8242 ,  H01L 27/10 461 ,  H01L 27/10 481 ,  H01L 27/108

FI (9件)：

H01L 27/10 461 ,  H01L 27/10 481 ,  H01L 27/10 444 B ,  H01L 27/10 444 Z ,  H01L 27/10 625 B ,  H01L 27/10 651 ,  H01L 27/10 621 Z ,  H01L 27/10 681 B ,  H01L 21/90 C

Fターム (88件)：

5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH28 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ20 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK07 ,  5F033KK18 ,  5F033KK33 ,  5F033LL04 ,  5F033MM05 ,  5F033MM07 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN37 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP17 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ82 ,  5F033QQ84 ,  5F033QQ85 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS12 ,  5F033SS13 ,  5F033SS15 ,  5F033TT08 ,  5F033VV10 ,  5F033XX03 ,  5F033XX04 ,  5F033XX09 ,  5F033XX20 ,  5F033XX28 ,  5F083AD16 ,  5F083AD22 ,  5F083FR03 ,  5F083GA09 ,  5F083GA21 ,  5F083HA02 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA12

引用特許：

審査官引用 (4件)

• 強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法
  公報種別：公開公報   出願番号：特願平5-035838   出願人：ラムトロン・インターナショナル・コーポレーション
• 配線形成方法
  公報種別：公開公報   出願番号：特願平6-116686   出願人：ソニー株式会社
• 半導体素子のキャパシタ構造及びその作製方法
  公報種別：公開公報   出願番号：特願平7-059972   出願人：ソニー株式会社
• 多層配線構造およびその製造方法
  公報種別：公開公報   出願番号：特願平7-028249   出願人：川崎製鉄株式会社