特許
J-GLOBAL ID：200903069612410190

半導体装置及びその検査方法

発明者：
佐竹 哲郎

佐竹 哲郎 について

, 
西岡 康隆

西岡 康隆 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について

, 
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-266503
公開番号（公開出願番号）：特開2006-084191
出願日： 2004年09月14日
公開日（公表日）： 2006年03月30日
要約：
【課題】半導体装置の配線及び接続部に実装時に生じる不良を簡便に検査できるようにする。【解決手段】基板の上に第1の絶縁膜1から第6の絶縁膜6が積層された絶縁膜積層体8が形成されており、第2の絶縁膜2の内部には、基板と電気的に絶縁された銅からなる第1の層内配線21が形成されている。絶縁膜積層体8の表面には、第1の層内配線21の直上にボンディング用パッド31が形成されていると共に、第1の層内配線21の両端に電気的に接続された、1対のプロービング用パッド32が形成されている。ボンディング用パッド31にワイヤボンディングを行った後、プロービング用パッド32にプローブを接続し、第1の層内配線21の導通状態を測定することにより、半導体装置の配線等に実装時に生じる不良を簡便に検査することができる。【選択図】 図1
請求項（抜粋）：
半導体装置の実装時における機械的衝撃に対する耐性を検査する半導体装置であって、 基板と、 前記基板の上に複数の絶縁膜が積層されてなる絶縁膜積層体と、 前記基板から電気的に絶縁され、前記絶縁膜積層体の内部に埋め込まれた導電体からなる少なくとも1つの検査パターンと、 前記絶縁膜積層体の上に形成され、前記検査パターンに機械的衝撃を加えるワイヤボンディングを行うボンディング用パッドと、 前記絶縁膜積層体の上に形成され、前記検査パターンと電気的に接続されたプロービング用パッドとを備えていることを特徴とする半導体装置。
IPC (4件)：
G01R 31/28 ,  H01L 21/66 ,  H01L 23/52 ,  H01L 21/320
FI (4件)：
G01R31/28 U ,  H01L21/66 Y ,  H01L21/88 S ,  H01L21/88 T
Fターム (23件)：
2G132AA00 ,  2G132AD15 ,  2G132AK00 ,  2G132AL09 ,  2G132AL11 ,  2G132AL12 ,  4M106AB20 ,  4M106AD23 ,  4M106AD24 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ08 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR21 ,  5F033TT04 ,  5F033VV07 ,  5F033VV12 ,  5F033XX37
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM